

HY16F196B HY16F197B HY16F198B 用戶手冊

高精密混合信號處理控制器
4X36~6X34 LCD Driver
32-bit 低功耗微控制器
21-bit ENOB ΣΔADC
64KB Flash ROM



# 目錄

1.	晶片槪述	10
1.1.	簡介	10
1.2.	型態說明表	11
2.	功能概述	12
2.1.	方塊圖	12
2.2.	中央處理器核心方框圖	13
3.	記憶體結構	14
3.1.	記憶體說明	14
3.2.	記憶體位址	15
3.3.	靜態隨機存取記憶體(SRAM)	16
3.4.	快閃記憶體(Flash ROM)	16
3.5.	匯流排介面單元	16
3.6.	開機記憶體(Boot ROM)	17
3.7.	嵌入式除錯模組(EDM)	17
4.	系統暫存器	18
4.1.	整體總說明	18
4.2.	暫存器位址	18
4.3.	暫存器功能	18
5.	電源管理	20
5.1.	整體總說明	20
5.2.	暫存器位址	23



5.3.	暫存器功能	23
6.	時脈系統	24
6.1.	整體總說明	24
6.2.	暫存器位址	29
6.3.	暫存器功能	29
7.	中斷控制系統	35
7.1.	整體總說明	35
7.2.	暫存器位址	36
7.3.	暫存器功能	36
8.	看門狗 <b>WDT</b>	46
8.1.	整體總說明	46
8.2.	暫存器位址	47
8.3.	暫存器功能	47
9.	定時器 <b>TIMER A</b>	48
9.1.	整體總說明	48
9.2.	暫存器位址	49
9.3.	暫存器功能	49
10.	定時器 <b>TIMER B</b>	51
10.1.	整體總說明	51
10.2.	暫存器位址	70
10.3.	暫存器功能	70
11.	定時器 <b>TIMER B2</b>	73



11.1.	整體總說明	73
11.2.	暫存器位址	74
11.3.	暫存器功能	74
12.	定時器 <b>TIMER C</b>	77
12.1.	整體總說明	77
12.2.	暫存器位址	79
12.3.	暫存器功能	79
13.	通用GPIO PT1 管理	81
13.1.	整體總說明	81
13.2.	暫存器位址	82
13.3.	暫存器功能	83
13.4.	類比數位複用功能切換注意事項	87
14.	通用GPIO PT2 管理	88
14.1.	整體總說明	88
14.2.	暫存器位址	89
14.3.	暫存器功能	90
14.4.	類比數位複用功能切換注意事項	93
15.	通用GPIO PT3 管理	94
15.1.	整體總說明	94
15.2.	暫存器位址	95
15.3.	暫存器功能	95
15.4.	類比數位複用功能切換注意事項	97



16.	通用GPIO PT6 管理	98
16.1.	. 整體總說明	98
16.2.	暫存器位址	99
16.3.	. 暫存器功能	99
17.	通用GPIO PT7 管理	105
17.1.	. 整體總說明	105
17.2.	暫存器位址	106
17.3.	. 暫存器功能	106
18.	通用GPIO PT8 管理	111
18.1.	. 整體總說明	111
18.2.	暫存器位址	112
18.3.	. 暫存器功能	112
19.	通用GPIO PT9 管理	117
19.1.	. 整體總說明	117
19.2.	暫存器位址	118
19.3.	. 暫存器功能	118
20.	通用GPIO PT10 管理	123
20.1.	. 整體總說明	123
20.2.	暫存器位址	124
20.3.	. 暫存器功能	124
21.	通用 <b>GPIO</b> 複用功能管理	126
21.1.	. 整體總說明	126
21.2.	暫存器位址	128



21.3.	. 暫存器功能	128
22.	<b>ΣΔ 24</b> 位元類比數位轉換器 <b>ADC</b>	132
22.1.	整體總說明	132
22.2.	. 暫存器位址	142
22.3.	. 暫存器功能	143
23.	軌對軌運算放大器 (R2R OPA)	146
23.1.	. 整體總說明	146
23.2.	. 暫存器位址	149
23.3.	. 暫存器功能	149
23.4.	. 應用電路	152
24.	8-BIT RESISTANCE LADDER網路	154
24.1.	. 整體總說明	154
24.2.	. 暫存器位址	156
24.3.	. 暫存器功能	156
24.4.	. 應用電路	158
25.	多功能比較器 <b>CMP</b>	159
25.1.	. 整體總說明	159
25.2.	. 暫存器位址	163
25.3.	. 暫存器功能	163
25.4.	. 應用電路	166
26.		
	串列通信 <b>SPI</b>	167



26.2.	暫存器位址	172
26.3.	暫存器功能	172
27.	非同步串列通訊 <b>UART</b>	176
27.1.	整體總說明	176
27.2.	暫存器位址	179
27.3.	暫存器功能	179
27.4.	UART使用說明	182
28.	非同步串列通訊 <b>UART2</b>	186
28.1.	整體總說明	186
28.2.	暫存器位址	186
28.3.	暫存器功能	186
28.4.	UART2 使用說明	189
<b>29.</b> §	通用I2C通信介面	190
29.1.	整體總說明	190
29.2.	暫存器位址	199
29.3.	暫存器功能	199
29.4.	I2C使用說明	205
29.5.	I2C General Call Mode	215
29.6.	10 Bit Addressing Mode	216
29.7.	3 Byte Data Mode	220
<b>30.</b> }	硬體萬年曆 <b>HW RTC</b>	222
30.1.	整體總說明	222
30.2.	暫存器位址	224



30.3.	暫存器功能	224
31. 省	<b>省電模式介紹</b>	234
31.1.	整體總說明	234
<b>32.</b> 济	夜晶驅動器 <b>LCD</b>	236
32.1.	整體總說明	236
32.2.	暫存器位址	237
32.3.	暫存器功能	237
32.4.	LCD RAM功能	241
32.5.	LCD 省電功能	241
33. <b>(</b>	冬訂記錄	242



#### 注意:

- 1、本說明書中的內容,隨著產品的改進,有可能不經過預告而更改。請客戶及時到本公司網站下載更新 http://www.hycontek.com。
- 2、本規格書中的圖形、應用電路等,因第三方工業所有權引發的問題,本公司不承擔其責任。
- 3、本產品在單獨應用的情況下,本公司保證它的性能、典型應用和功能符合說明書中的條件。當使用在客戶的產品或設備中,以上條件我們不作保證,建議客戶做充分的評估和測試。
- 4、請注意輸入電壓、輸出電壓、負載電流的使用條件,使 IC 内的功耗不超過封裝的容許功耗。對於客戶在超出說明書中規定額定值使用產品,即使是瞬間的使用,由此所造成的損失,本公司不承擔任何責任。
- 5、本產品雖內置防靜電保護電路,但請不要施加超過保護電路性能的過大靜電。
- 6、本規格書中的產品,未經書面許可,不可使用在要求高可靠性的電路中。例如健康醫療器械、防災器械、 車輛器械、車載器械及航空器械等對人體產生影響的器械或裝置,不得作為其部件使用。
- 7、本公司一直致力於提高產品的品質和可靠度,但所有的半導體產品都有一定的失效概率,這些失效概率可能會導致一些人身事故、火災事故等。當設計產品時,請充分留意冗餘設計並採用安全指標,這樣可以避免事故的發生。
- 8、本規格書中内容,未經本公司許可,嚴禁用於其他目的之轉載或複製。



## **1.** 晶片概述

## 1.1. 簡介

HY16F19xB 系列是一款帶液晶驅動電路(Liquid Crystal Display, LCD)、低功耗、高效能混合信號處理微控制器(Mixed Signal Micro Controller, MCU),適用於做精準的測量和控制,晶片可工作在 2.2V 到 3.6V 的寬電壓範圍,最高可運行到 16MHz,內建 64/32/16KByte 的嵌入式快閃記憶體(Flash ROM),以及 8/4/2KByte 靜態隨機存取記憶體(SRAM)。HY16F19xB 系列產品集成了高精度 24-bit 調變類比轉換器( $\Sigma\Delta$ ADC),軌對軌運算放大器(OPAMP),8-bit resistance ladder,硬體實現的即時時鐘 Hardware RTC),多功能比較(Multi-Comparator),提供高性能外圍接口,如 UARTX2、SPI、I2C、GPIO,及内建的電源管理系統等功能。支援低電壓檢測,多個外圍接口喚醒功能。HY16F19xB 系列產品屬於低電壓、低功耗、低待機電流,高集成度外加高效率操作,且支援 C/C++開發平台的 32-bit 微控制器。豐富的資源可以讓設計者完成一個低電源低成本的混合信號處理系統。

這款控制器中的類比前端電路包含了一個 8-bit resistance ladder、一個軌對軌運算放大器(OPA)、和一個軌對軌輸入比較器(CMP)。其中 8 位元的數位類比轉換器保證單調性,是一個梯形數位電阻器,每一個最低有效位元(LSB)接近 730 歐姆,該電阻具有低溫係數。軌對軌運算放大器有一個輸入網路,可應用於差分類比電路配置,例如積分器、電流電壓轉換器、可編程增益放大器、和連續漸進式類比數位轉換器。軌對軌輸入比較器則以非常低的耗電量對類比訊號做連續性的監控,它可作為電源電壓監控器、外部喚醒觸發源、或電容式觸控按鍵驅動器。

超低噪音 24-bit 類比數位轉換器(ADC)是嵌入式的。最大輸出率為 10.24KSPS 且具 21-bit 有效位元數(ENOB, Effective Number OF Bit),最小可解析輸入訊號為 65nV RMS Noise (Root- Mean- Square)。這個具有可編程增益(PGA)的低噪音放大器是和類比數位轉換器一起使用,最大增益為 128 倍放大倍率。內建一個 4-bit 數位類比轉換器到類比數位轉換器的輸入,用來擴張量測範圍。

電源管理提供可選擇的類比電路調節電壓,可做為電壓基準源,與傳感器電源驅動。CPU 核工作電源也是由內部的線性穩壓電源所提供。電荷泵,則是用來阻擋來自系統的電力干擾。 64KByte 嵌入式快閃記憶體,可用來執行程式及儲存資料。資料也可以在程式執行期間被儲 存在快閃記憶體中。同時內建 8KByte 靜態隨機存取記憶體供系統使用。

採用 32-bit 高效能混合信號處理微控制器核心,可以使每一時脈週期(Clock Cycle)執行一個指令,最高可達 16MIPS(Millions of Instructions Per Second),具低耗電量指標。紘康科技提供了一些容易使用的程式撰寫工具,使用者可在開發平台下撰寫 C/C++語言或組合語言的程式。晶片帶有電路仿真功能,提供容易除錯的環境。晶片可在 2.2V 到 3.6V 的工作電壓,-40  $^{\circ}$  到 85  $^{\circ}$  的溫度環境下工作。



## 1.2. 型態說明表

### 暫存器位元型態說明表

設定型態	描述	初始値
-	No Use	
RSV.	Reserve	
X	Unknown	
W	Write	
R	Read	
R0	Only Read 0	
R1	Only Read 1	
W0	Only Write 0	
W1	Only Write 0	
RW-0	Read/ Write	Initial 0
RW-1	Read/ Write	Initial 1
R0W-0	Read 0/ Write	Initial 0
R1W-1	Read 1/ Write	Initial 1
R-X	Read	Initial 1 or 0 Unknown
[]	Register length (暫存器長度)	
<>	Register value (暫存器内容)	
ABC[7:0]	ABC register had 0 to 7bit (ABC 暫存器總共有 8	
	位元)	
ABC<111>	ABC register had 3bit and value had 111 of binary	
	(ABC暫存器總共有3位元,内容為二進制111)	
ABC<11x>	x : can be neglected, it can be set as 1 or 0	
	(ABC暫存器總共有3位元,内容為二進制。可為110	
	或111	



## 2. 功能概述

## 2.1. 方塊圖





圖 2-1 晶片功能架構圖



## 2.2. 中央處理器核心方框圖





## 3. 記憶體結構

### 3.1. 記憶體說明

HY16F19xB 系列產品所使用的中央處理器(CPU) 内核是 Andes 32-bit CPU。微控制器的存儲器地址分配如下:

0X00000 to 0X01FFF 靜態隨機存取記憶體, SRAM (8K Byte)

0X40000 to 0X4FFFF 系統控制暫存器,SOC Register

0X80000 to 0X81FFF 開機區塊記憶體,Boot ROM (8K Byte)

0X90000 to 0X9FFFF 主程式區塊快閃記憶體,Main Program Flash ROM (64K Byte)




圖 3-1 存儲器地址分配圖



#### 3.2. 記憶體位址

微控制器詳細的系統控制暫存器(SOC Register)位址分配如下表。

功能模塊	描述	Base Address
INT	中斷向量控制暫存器(Interrupt Control)	0X40000
SoC	系統控制暫存器(System)	0X40100
CLK	頻率系統控制暫存器(Clock System)	0X40300
PMU	電源系統控制暫存器(Power Management)	0X40400
MC	記憶體控制暫存器(Memory Controller)	0X40600
PIO	通用型之輸入輸出埠控制暫存器(GPIO Port Control)	0X40800
TMR	計數器控制暫存器(Timer Register)	0X40C00
UART	UART 通訊界面控制暫存器(UART Mode)	0X40E00
SPI	SPI 通訊界面控制暫存器(SPI Mode)	0X40F00
I2C	I2C 通訊界面控制暫存器(I2C Mode)	0X41000
ADC	類比數位轉換器控制暫存器(Analog-to-Digital Module)	0X41100
8-bit	數位類比轉換器控制暫存器(Digital-to-Analog Module)	0X41700
resistance		
ladder		
CMP	比較器控制暫存器(Comparator Network Module)	0X41800
OPAMP	運算放大器控制暫存器(Operational Amplifier)	0X41900
RTC	時鐘模式控制暫存器(Real Time Clock)	0X41A00
LCD	液晶顯示驅動控制暫存器(LCD)	0X41B00

表 3-1 系統控制暫存器

部分重要暫存器都含有遮蔽位元(MASK Bit),如下圖 3-3 說明。MASK 是用於使能對應控制位元的寫入,只有在與控制位元對應的 MASK 位元為<1>時,對應的控制位元才能寫入值,否則寫入動作會無效,無法真正修改暫存器的值。如圖 3-2 所示。

暫存器長度總共有 32 位元,大部分有 16 位元 MASK Bit。MASK Bit 分為兩組 8 位元,每 8 位元 MASK 控制著相應 8 位元控制暫存器位元。根據寄存器的内容分佈:BIT[31:24]控制著 BIT[23:16],而 BIT[15:8]控制著 BIT[7:0]。只有在 MASK Bit 置<1>的情况下,對應的控制位元才能寫入有效值。

如:要對 BIT[5:0]寫入 101010b,則寄存器操作方式寫入值為:0011111100101010b。 其中 00111111b 是 BIT[15:8]的 MASK BIT,可使能 BIT[5:0]對應控制位元寫入值有效,而 00101010b 就是對 BIT[5:0]寫入的值。

			\n_5 \l							
	INT Base Address + 0X10 (0X40010)									
Symbol			INTPT'	1 (PT1 Inte	rrupt Cont	rol Registe	er)			
Bit	[31:24]	[23]	[22]	[21]	[20]	[19]	[18]	[17]	[16]	
名稱	MASK	MASK PT17IE PT16IE PT15IE PT14IE PT13IE PT12IE PT11IE PT10I								
RW	R0W-0		RW-0							
Bit	[15:08]	[7]	[7] [6] [5] [4] [3] [2] [1] [0							
名稱	MASK	MASK PT17IF PT16IF PT15IF PT14IF PT13IF PT12IF PT11IF PT10IF								
RW	R0W-0	R0W-0 RW0-0								

圖 3-2 暫存器的基本結構



#### 3.3. 静態隨機存取記憶體(SRAM)

HY16F198B 帶有 8KByte 靜態隨機存取記憶體。起始位址是從 0X0000 到 0X1FFF。MCU可選擇一個位元組(One Byte)、兩個位元組(Half Word)、或四個位元組(One Word)的存取。可以在一個 Clock Cycle 存取四個位元組(One Word)資料。

### 3.4. 快閃記憶體(Flash ROM)

HY16F198B 帶有 64KByte 的嵌入式快閃記憶體。起始位置是從 0X90000 到 0X9FFFF。使用者可將程式碼儲存在快閃記憶體。要編寫快閃記憶體的程式碼,使用者需用 CPU 指令來讀寫快閃控制單元。使用者可以選擇區塊間的任何位置儲存資料。

#### 3.5. 匯流排介面單元

匯流排的結構中,暫存器的讀寫是由一個 32 位元的高階週邊匯流排(Advanced Peripheral Bus, APB)所控制。可在一個 Clock Cycle 寫入一個 32 位元的資料。而為了防止資料寫入期間去覆蓋掉已寫入的資料值,則可使用了 MASK 遮罩的功能來完成。

如圖 3-3 說明,原始寄存器中 BIT[7:0]資料為 10101010b,透過 MASK BIT 的控制使寫入資料有效,當操作 BIT[15:0],寫入資料 000011110101010b,則結果為: 000000001010010b。表示 MASK Bit 只可設置 1b,回讀時皆為 0b,而 BIT[7:4]雖然要寫

入 0101b,但是 BIT[15:12]定義為 0000b,因此代表 BIT[7:4]的寫入值是無效;而 BIT[3:0] 要寫入 0101b,且同時 MASK BIT[11:8]定義為 1111b,因此代表 BIT[3:0]的寫入值可以有效。




圖 3-3 數據 MASK 結構



### 3.6. 開機記憶體(Boot ROM)

8KByte 的開機記憶體。起始位址是從 0X80000 到 0X81FFF。該區塊空間是給開機碼、(Flash)快閃控制碼、和安全保護碼所使用。當晶片重置時,程式計數器會從 0X80000 開始。開機記憶體中的軟體涵蓋許多訊息,包含系統程式協定、和安全協定等。

## 3.7. 嵌入式除錯模組(EDM)

嵌入式除錯模組(Embedded Debug Module, EDM)為晶片在開發環境下可使用的除錯介面。在晶片未設定安全性保護下,使用者可以透過 EDM 介面傳送指令給 MCU,進而讀取除錯模式中的訊息。EDM 是晶片和電腦溝通的橋樑,透過 HY-Protool(USB Control Board)連結 PC USB 以及晶片 EDM,僅使用兩線協定介面。EDM 可以透過 APB 存取晶片的控制寄存器、一般用途的 GPR 暫存器、SRAM DLM、以及 Flash ROM ILM。




圖 3-4 晶片開發連接圖



## 4. 系統暫存器

### **4.1.** 整體總說明

管理系統的工作模式及晶片的復位狀態,如看門狗、外部復位、欠電壓復位等。

### 4.2. 暫存器位址

SOC Status Register Address	31	24	23	16	15	8	7	0
SOC Status Base Address + 0X04(0X40104)		-		-	MAS	SK0	RE	G0

<sup>-</sup>保留

### **4.3.** 暫存器功能

操作該寄存器 0x40104[4]可以對系統工作模式設置為休眠模式(SLEEP)/待機模式(IDLE)。 查詢該寄存器 0x40104[3]可知晶片處於什麼樣的工作狀態下。晶片工作模式的設置在後面的 第 31 章節詳細解說。



## 系統暫存器 SOC

	SOC Status Base Address + 0X04 (0X40104)								
Symbol				SOC	Status Reg	ister			
Bit	[31:24] [23:16]								
名稱	ICE Configuration SC							figuration	
RW			R-0X0F			R-0X1C			
Bit	[15:8]	[7]	[6]	[5]	[4]	[3]	[2]	[1]	[0]
名稱	MASK - F <sub>PRG</sub> F <sub>CRst</sub> IDL					F <sub>SLP/IDLE</sub>	F <sub>WDog</sub>	F <sub>RST</sub>	F <sub>BOR</sub>
RW	R0W-0 - RW0-0						RW0-1		


位元	名稱	描述
		Power Good 旗標
Bit[06]	F <sub>PRG</sub>	0 正常
		1 Power Good 曾經被觸發
		CPU Core 復位旗標
Bit[05]	F <sub>CRST</sub>	0
		1 ICP Core 曾經被觸發
		待機模式控制位元
Bit[04]	IDLE	0 休眠模式(Sleep Mode)
		1   待機模式(IDLE Mode)
		休眠(Sleep)/待機(Idle Flag)
Bit[03]	F <sub>SLP/IDLE</sub>	(低電壓復位或復位電路復位可清零該位元)
Dit[03]	' SLP/IDLE	0
		1 届片進入休眠模式(Sleep Mode)或待機模式(Idle Mode)
		看門狗(WDT)旗標(低電壓復位或外部復位可清零該位元)
Bit[02]	F <sub>WDT</sub>	0   正常
		1 看門狗產生復位或者中斷
		外部復位旗標(低電壓復位(BOR)可清零該位元)
Bit[01]	F <sub>RST</sub>	0
		1 Reset PIN 復位或者 ICP 軟件復位已發生
		低電壓復位(BOR)旗標(晶片電壓高於 1.8V 自動清理)
Bit[00]	F <sub>BOR</sub>	0 正常
		1 低電壓復位已發生



## 5. 電源管理

### 5.1. 整體總說明

電源管理模塊包括一個電荷泵調節器、一個粗 Band Gap 基準、一細 Band Gap 基準、一個 VDDA LDO、一個 VDD18 LDO、以及基準輸出緩衝器。晶片 VDD3V 只需要一個電壓源來運轉,這運轉電壓源介於 2.2V 到 3.6V 之間。電源系統可分成三個部份: 輸入/輸出電路、類比電路、和數位電路。輸入/輸出電路的電源是由 VDD3V 所驅動。類比電路電源是由内部的 VDDA LDO 所驅動。最後,數位電路的電源是由 VDD18 LDO 所驅動。當 MCU 在待機模式,晶片以最低的功耗來維持暫存器和 SRAM 的資料存儲操作。在待機模式中,粗 Band Gap 基準、BOR、和 VDD18 LDO 是開啓的。若在自動喚醒模式,低速振盪器需要被開啓。





#### (01) 晶片工作電壓 VDD3V 及 VDD18:

晶片工作電壓是通過管腳 VDD3V 輸入,電壓範圍是 2.2V~3.6V,且在管腳端需要接入一個 10uF 的對地電容,可使這 VDD3V 電壓更穩定。若應用中使用晶片工作電壓來驅動大電流負載,需要注意晶片工作電壓會被拉低導致晶片復位元,此時可以啓動電荷泵升壓電路,輸出穩定電壓於 CP\_O 管腳,供應給 VDD3V,保證晶片的穩定工作。VDD18 LDO 通過管腳 VDD18 輸出穩壓電壓 1.8V,且管腳端需要接入一個 1uF 的旁路電容器。

#### (02)VDDA 電壓:

晶片帶有一個轉為類比電路使用的穩壓電路 LDO: VDDA,使用 ADC 時必須開啓 VDDA電壓。它可設置不同的操作模式和不同的輸出電壓。它有四個不同的操作模式,第一個模式是與 VDD3V 短路,此時 VDDA接近 VDD3V;第二個模式是接地放電(Weak Pull Down),此時 VDDA輸出接近 VSS電位;第三個模式是高阻態(High Z),可從外部灌入電壓給 VDDA,但是外部灌入的電壓應該不可超過 VDD3V;第四個模式是可調節穩壓模式 LDO,此模式 VDDA輸出四個不同的電壓: 2.4V、2.7V、3.0V、和3.3V。要有更好的效能,VDD3V-VDDA壓差應該要大於 0.2V,且可驅動達到 10mA。它也需要在管腳 VDDA接入一個 1uF的旁路電容器。注意,當 VDDA接入一個 1uF對地電容時,VDDA的穩定時間至少需要大於 0.5ms,當 VDDA接入一個 10uF對地電容時,VDDA的穩定時間至少需要大於 1ms。

#### (03)低電壓檢測電路(BOR):

BOR 電路是用來監控電源系統和 MCU 的穩定度。當 VDD3V 或 VDD18 的電壓低於 BOR 偵測電壓就會被觸發,系統因而被重設,晶片產生復位,直到晶片工作電壓達到 BOR 電壓 1.8V 以上才會恢復正常工作。

## (04)電荷泵 (Charge Pump):

電荷泵調節器提供穩定的電壓給晶片工作,可用來隔離系統電力和晶片電力。有些應用需要用到大電流外圍電路,如驅動一個直流電馬達,這時啓動電荷泵保證晶片工作電壓穩定,可降低電機電感的浪湧電流所帶來的干擾。

要啓動這個電荷泵,程式上需要將暫存器 PMU 0x40400[2]設定為<1>,並且開啓 ADC時脈源;外圍電路需要在管腳 CH/CL 之間串聯一個外部電容(Ccp2),及在管腳 CP\_I/CP\_O 各別外接一個對地電容器(Ccp1,Ccp3),電荷泵穩壓輸出端 CP\_O 必須與晶片工作電壓管腳 VDD3V 短接。當電荷泵運轉時,電源來自於 CP\_I 的輸入,產生穩定電壓由 CP\_O 輸出,供應給 VDD3V 輸入。如果沒有開啓電荷泵功能,CP\_O 電壓則會相同於 CP\_I 電壓,同樣由 CP\_O 輸出,供應給 VDD3V 輸入。若不需使用電荷泵升壓電路,則外部電容器 Ccp2,Ccp1,Ccp3 就不需要安裝。而晶片的工作電壓直接由 VDD3V 供應。

當電荷泵運轉時,CH/CL 管腳電容值建議為 1uF,不可低於 0.1uF。而 CP\_O 電容值比例則建議為 CH/CL 間的串連電容值的 10 倍以上。如果 CH/CL 管腳電容值是 1uF,則 CP\_O 電容值建議大於等於 10uF。較大電容的 CP\_O 電容值可讓系統更穩定。CP\_O 輸出與 VDD3V



管腳連接,則需靠外部 PCB 短路。注意,當 CP\_O 接入一個 10uF 對地電容時, CP\_O 的穩定時間至少需要大於 10ms。

## (05)Band Gap 參考電壓和共模電壓(REFO):

當 VDDA 高於 2.4V,類比電路就可運轉。但是,類比電路要求提供電流偏差和參考電壓。因此,在啟動類比電路之前啟動 Band Gap 參考電壓,將寄存器 PMU[4](ENBGR)設定為 1便可啟動 Band Gap 參考電壓。只有開啟 Band Gap 參考電壓後,共模電壓(REFO)才有效輸出 1.2V。要啟動 ADC,需要為 ADC 提供一個共模電壓(REFO)。這個共模電壓可選擇外部或內部的電源。若要選擇內部電源,就要將 ACMS 設定為 1。若要選擇外部電源,就要將 ACMS 設定為 0,同時需要輸出一個共模電壓(REFO)。使用者因應用會需要一個基準電壓來驅動外部電路。就可以將 ENRFO 設定為 1,將共模電壓輸出至管腳,且 REFO 是具有緩衝器的 Band Gap 基準電壓。REFO 管腳輸出電壓大約是 1.2V 且具有+/-1mA 的推拉驅動能力。它可以驅動一個 22~1000nF 的大型電容器承載。如果使用了外部的 REFO 電壓輸出,此時 ADC 使用的共模電壓則可用外部電源,將 ACMS 設定為 0,可節省電力。注意,當 REFO 接入一個 0.1uF 對地電容時,REFO 的穩定時間至少需要大於 0.1ms。

下表展示各部份模塊使用的電壓源。

Block 名稱	電壓源	Block 名稱	電壓源
32-bit CPU Core	VDD18	Timer A/B/C PWM	VDD18
08KB SRAM	VDD18	GPIO Port	VDD3V
64KB Flash ROM	VDD3V/ VDD18	24-bit SD ADC	VDDA
Clock System	VDD18	08-bit Resistance ladder	VDDA
Watch Dog Timer	VDD18	Rail-to-Rail OPAMP	VDDA
Hardware RTC	VDD18	Analog Comparator	VDD3V
Charge Pump	VIN		
BOR	VDD3V/ VDD18		
Band Gap/Reference	VDDA		
Hardware EUART	VDD18/VDD3V		
32-bit Hardware SPI	VDD18/VDD3V		
Hardware I2C	VDD18/VDD3V		

表 5-1 晶片電源分佈



## **5.2.** 暫存器位址

Power Management Register Address	31	24	23	16	15	8	7	0
PMU Base Address + 0X00 (0X40400)	MA	SK1	RE	G1	MA	SK0	RE	G0

## **5.3.** 暫存器功能

## 電源管理暫存器 PMU

	Power Management Base Address + 0X00 (0X40400)							
Symbol	PMU (PMU Control Register )							
Bit	[31:24]	[31:24] [23:20] [19:18] [17:16]						
名稱	MASK	-	- VDAS ENVA					
RW	R0W-0			RW-0				
Bit	[15:08]	[7:5]	[4]	[3]	[2]	[1]	[0]	
名稱	MASK	-	ENBGR	ACMS	ENCHP	ENRFO	VDDLP	
RW	R0W-0	RW-0						

位元	名稱	描述
		VDDA 輸出電壓選擇
		00 VDDA =2.4V
Bit[19~18]	VDAS	01 VDDA =2.7V
		10 VDDA = 3.0V
		11 VDDA =3.3V@VDD3V>=3.5V
		VDDA LDO 電壓源設置,控制 VDDA 輸出電壓值範圍
		00 高阻抗(High Z)
Bit[17~16]	ENVA	O1   内部短接至 VDD3V , VDDA 輸出值接近 VDD3V
		11   VDDA LDO,VDDA 可調輸出,由 VDAS 決定
	ENBGR	Band Gap 電壓開啓控制
Bit[04]		0   關閉
		1 開啓
		ADC 模擬地輸入源選擇
Bit[03]	ACMS	0 外部類比地
		1 内部類比地,(搭配 ADC 使用)
		電荷泵(Charge Pump)開啓控制
Bit[02]	ENCHP	0 關閉
		1 開啓
		共模電壓(REFO)開啓控制
Bit[01]	ENRFO	0 關閉
		1 開啓
		VDD18 LDO 低功耗控制
Bit[00]	VDDLP	0 正常(從休眠喚醒後該位元需被置 0)
		1
		1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1



## 6. 時脈系統

### 6.1. 整體總說明

時脈控制系統為整個晶片提供時脈,包括系統時脈(CPU時脈、APB時脈)及所有外圍外設工作時脈(定時器、通訊介面、RTC、類比電路等外圍設備)。各個功能模塊的時脈都帶有時鐘開關控制器,時脈源選擇及除頻器。在休眠模式下,控制器始終關閉外部晶振、内部晶振及系統時脈使系統功耗降到最低。工作時脈源具有外部晶振、内部 HAO 與 LPO 震盪器,透過除頻器可彈性分配與管理 CPU 及外圍設備的頻率源調整晶片功耗,達到節約功耗目的。

#### 6.1.1. 外部震盪器

外部震盪器有兩組,分別為高速晶振(HSXT)和低速晶振(LSXT)。晶片帶有高速和低速外部晶振兩組獨立輸入管腳,所以用戶可以同時接上兩組外部晶振。外部晶振需要並聯一個電阻,否則即使焊接了晶振,也無法正常起震,同時必須要焊接兩個 0~20pF 的對地電容,對地電容值大小需要視電路板佈局產生的技生電容效應評估。其震盪器引腳間的並聯電阻(R1)、與震盪器各別引腳電容 C2/C1 參數隨外接不同頻率、不同品牌的晶振及電路板佈局方式而有所差異。下表列出 R1/C1/C2 參數與頻率源配置建議值,供使用參考。

			外部晶排	指令執行狀態			
型式	符號	頻率	R1/Ω	C1	C2	Sleep Mode	Idle Mode
低速震盪	LSXT	32768Hz	10M	10pF	10pF	停止	可設置
高速震盪	HSXT	2~16MHz	1M	10pF	10pF	停止	可設置

表 6-1 外部晶振配置建議

注意: 外部震盪器引腳電容 C1/C2 大小,可依照實際 PCB 電路板布局與不同的晶震視情況 選擇調整其電容值大小,建議範圍為 0~20pF。

#### 使用外部晶震注意事項:

- (01)使用 16MHz 時,晶片工作電壓必須大於 3.0V。
- (02)外接晶震 4MHz/8MHz 的穩定時間約為 30ms。
- (03)外接 32768Hz 晶震的穩定時間約為 1.3s。
- (04)執行休眠 Sleep 指令後,外部晶震皆會停止震盪。
- (05)外接晶震時,需要注意引腳的輸入/輸出配置,使用時需將引腳設置不得配置内部上拉電阻,以冤操作時發生異常。且外部電阻 R1 絕對不能缺省。
- (06)要使用外部震盪器(HSXT),則建議選擇 MCU clock/2 的設計,可降低震盪器頻率源受到干擾,強化抗干擾能力。



## 6.1.2. 内部晶振 HAO 與 LPO

HAO 為晶片内部高速 RC 震盪器輸出典型頻率值為 2MHz/4MHz/10MHz/16MHz, 且具有快速起震、抗干擾能力強及功耗低的特性。HAO 輸出頻率值具有可校正性,用戶可通 過軟件的方式對 HAO 的輸出頻率進行校正。

### 使用内部晶振需要注意事項:

- 使用 HAO 16MHz 晶振時,晶片工作電壓須限制在高壓動作。
- 設置寄存器 HAOTR 0x40304[7:0]的值,可調整 HAO 輸出頻率值。 舉例:當設定 HAO 工作在 2MHz 時,如果實際輸出只有 1.99MHz,那麼即可藉由調整控制位 HAOTR[7:0]來調整頻率輸出,HAOTR 預設值為 0x80,往上調整即可增加 HAO 實際工作頻率。
- 晶片在默認啓動的震盪器為内部 HAO 2MHz,用戶可進行設置暫存器 0x40300[4:3]來配置為其它的 HAO 輸出頻率值。
- HAO 配置為 4MHz 起震的穩定時間約為 0.5ms。
- 執行休眠(SLEEP)指令後,HAO 震盪器皆會停止震盪進入休眠狀態。
- 從休眠模式(Sleep Mode)到喚醒的時間約 1024\*HAO+2048\*LPO=< 64ms。 注意:如果要滿足上述描述喚醒時間,應該在進入 Sleep Mode 之前,CPU 頻率源選擇為 HAO。
- 執行待機(IDLE)指令,並不會停止 HAO 震盪器,但 CPU 會進入待機狀態。
- 從 Idle Mode 到喚醒時間約 500 個指令週期,當 CPU Clock 使用預設 HAO=2MHz 時, 喚醒時間約 250us。

LPO 為晶片内部低速 RC 震盪器,輸出頻率 35KHz,具有低功耗電流特性,且在晶片上電或喚醒後即起振,同時也是無法關閉,在整個晶片工作過程 LPO 都是運行的。

- LPO 起振穩定時間約為 510us 且是看門狗(WDT)的唯一工作時脈源。
- 執行休眠指令(SLEEP)後,LPO 震盪器皆會停止震盪。
- 執行待機指令(IDLE)後, LPO 不會停止震盪,但 CPU 會進入待機狀態。
- 從 Idle Mode 到喚醒時間約 500 個指令週期,當 CPU Clock 使用預設 LPO=35kHz 時, 喚醒時間約 14ms。

#### 典型的 HAO 與 LPO 輸出頻率値如下表 6-2 所示。

符號	頻率		頻率源配置	指令執行狀態		
177 JVL	)	ENHAO[1]	HAO[1:0]	CKHS[1]	Sleep	Idle
	2MHz	1	00B	0	停止	可動作
НАО	4MHz	1	01B	0	停止	可動作
	10MHz	1	10B	0	停止	可動作
	16MHz	1	11B	0	停止	可動作
LPO	35KHz	晶片上電後起振		CKLS=0	停止	震盪

表 6-2 内部晶振配置



#### HAO 内部頻率校正使用說明:

晶片 HAO 内部頻率出廠時候會有+/-10%左右的誤差,如果使用者想要有更精確的 HAO 工作頻率,可以使用 HAO 頻率校正功能。 HAO 頻率校正部份,可以使用紘康 C 函式庫 DrvCLOCK\_CalibrateHAO 這個函數,可以透過這個函數的設定,控制 HAO 震盪頻率誤差範 圍接近在+/-2%以內,詳細正確 HAO 頻率規格,可以參考文件 DS-HY16F198B\_TC 說明,函數使用說明可以參考如下或文件 APD-HY16IDE007\_SC:

#### -函數

void DrvCLOCK\_CalibrateHAO(short int uMHZ)

-函數功能

按照晶片出廠時 HAO 的校正值來校正内部晶振(HAO);使用時注意要與選定的 HAO 頻率對應; 設置暫存器 0x40304[7:0]的值


-輸入參數

uMHZ [in]待校正值的 HAO 頻率模式選擇

0:校正 2MHZ;1:校正 4MHZ; 2:校正 10MHZ;3:校正 16MHZ;

#### 6.1.3. 工作頻率源配置

内部外部晶振都可以為 CPU 提供頻率源,頻率源經過除頻器後供給 CPU。晶片可透過頻率選擇器 MCUCKS[1]選擇 CPU 的頻率源為 HS\_CK 或 LS\_CK,通過除頻器 ENMCD[1]對頻率源進行除頻。因而 CPU 的工作頻率模式有多種可選擇,進而決定晶片的指令週期。周邊外設工作頻率源同樣由外部或內部晶振透過 HS\_CK 或 LS\_CK 經過除頻器供給。或者由晶振直接供給頻率源,如 WDT。由於周邊外設工作性質不同而有不同的規劃,使用者可參考下圖說明。








圖 6-2 周邊外設工作頻率配置圖



## 頻率配置使用說明:

所有的 HY16F198B 週邊 IP 頻率配置,都可以參考圖 6-1 與圖 6-2 來做相關暫存器配置。下圖 6-3 為一個 TimerA 工作頻率設置圖,以此圖搭配文字來說明如何配置 TimerA 做每秒一次的計數溢出設定。首先選擇 CPU 的頻率源為内部高速 2MHz,即暫存器 HAO 0x40300[4:3]控制位設定為<00>,暫存器 CKHS 0x40300[5]設定為<0>,設定完成後,在此 HS\_CK 即代表 2MHz。(注意:HY16F9x 系統預設 CPU 工作頻率也為此設定)。暫存器 TACKS 0x40308[3]設定為<0>,代表選擇 HS\_CK 為 TimerA 時脈源(TACKS)。設置暫存器 ENTAD 0x40308[2]為<1>,即做 TimerA 時脈源除頻動作(Timer A Clock TACKS/32),完成此設定,代表 TimerA的輸入時脈源(TACK)即為 2MHz/32。之後做 TimerA 計數溢出設定,設定暫存器 TAS 0x40C00[3:0]控制位為<1111>,即做 TimerA 輸入時脈源 TACK 除 65536 動作,完成此設定,TimerA 的計數溢出設定即為 2MHz/32/65536=0.95,大約為每一秒做一次的計數溢出。




圖 6-3 TimerA 頻率設置使用說明圖



## 6.2. 暫存器位址

Clock Register Address	31 24	23 16	15 8	7 0
CLK Base Address + 0X00 (0X40300)	-	-	MASK0	REG0
CLK Base Address + 0X04 (0X40304)	-	-	-	HAOTR
CLK Base Address + 0X08 (0X40308)	MASK1	REG1	MASK2	REG2
CLK Base Address + 0X0C (0X4030C)	MASK3	REG3	MASK4	REG4
CLK Base Address + 0X10 (0X40310)	MASK5	REG5	MASK6	REG6
CLK Base Address + 0X14 (0X40314)	-	-	MASK7	REG7

## -保留

## 6.3. 暫存器功能

## 6.3.1. 時脈系統暫存器 CLKCR0

	Clock Base Address + 0X00 (0X40300)								
Symbol		CLK0 (Clock Control Register 0)							
Bit		[31:16]							
名稱		RSV(Reserved)							
RW		R-0							
Bit	[15:8]	[7]	[6]	[5]	[4:3]	[2]	[1]	[0]	
名稱	MASK								
RW	R0W-0	RW-0					RW-1		

位元	名稱	描述
		外部震盪器模式選擇
Bit[07]	OHS_HS	0 HSXT<4MHz
		1 HSXT>4MHz
		<b>晶片低速頻率源選擇</b>
Bit[06]	CKLS	0 内部低速震盪器(OSC_LSRC)
		1 外部低速振盪器(OSC_LSXT)
		晶片高速頻率源選擇
Bit[05]	CKHS	0 内部高速振盪器(OSC_HSRC)
		1 外部高速振盪器(OSC_HSXT)
		内部高速振盪器頻率模式設置
		[00] 2MHz
Bit[4~3]	HAO	[01] 4MHz
		[10] 10MHz
		[11]  16MHz
		外部低速震盪器開啓控制
Bit[02]	ENOLS	0 關閉
		1 開啓
		外部高速振盪器開啓控制
Bit[01]	ENOHS	0 關閉
		1 開啓
		内部高速振盪器開啓控制
Bit[00]	ENHAO	0 關閉
		1 開啓



#### 注意事項:

 $HS_CK \setminus LS_CK$  時脈源切換防呆控制:利用 CKHS 或 CKLS 切換  $HS_CK$  或  $LS_CK$  的時脈源時,會判讀相對應的振盪器是否開啟,如未開啟將不執行切換動作。

#### 注意事項:

振盪器關閉防呆控制:如欲關閉某振盪器時,需先將 HS\_CK 或 LS\_CK 切換至另一組已開 啟

之振盪器,避免振盪器關閉後使系統無時脈源而當機。

#### 注意事項:

高速振盪器關閉防呆控制:兩組高速振盪可以同時關閉而不受前項防呆機制限制,但是需先將 CPU Core 時脈源切換至低速時脈源,否則無法同時關閉兩組高速振盪器。

## 6.3.2. 時脈系統暫存器 CLKCR1

	Clock Base Address + 0X04 (0X40304)						
Symbol	CLK1 (Clock Control Register 1)						
Bit	[31:16]						
名稱	Reserved						
RW	R	R-0					
Bit	[15:8]	[7:0]					
名稱	Reserved	HAOTR					
RW	R-0	RW-0X80					

位元	名稱	描述			
		内部高	内部高速震盪器校正控制寄存器		
Bit[7:0]	HAOTR	0	設置 0		
		1	設置 1		

1\*LSB.Step = 0.125%

0000\_0000 是最慢速度

1000\_0000 是預設速度

1111\_1111 為最快速度

#### 6.3.3. 時脈系統暫存器 CLKCR2

Clock Base Address + 0X08 (0X40308)								
Symbol	CLK2 (Clock Control Register 2)							
Bit	[31:24]	[23] [22] [21] [20] [19:16]						
名稱	MASK	ENRTCK	-	TUCKS ENUD UACD				ACD
RW	R0W-0	RW-0	-	RW-0				
Bit	[15:08]	[7]	[6]	[5:4] [3] [2] [1] [0]				[0]
名稱	MASK	TMCKS	CKS ENTD TMCD TACKS ENTAD ENMCD MCUCKS					
RW	R0W-0	RW-0						

位元	名稱	描述
Bit[23]	ENRTCK	RTC 時脈源控制



	I		
		0	關閉(RTC 寄存器不可寫入且無法解鎖)
		1	開啓(RTC 寄存器可解鎖)
		EUART	- 時脈源選擇
Bit[21]	TUCKS	0	HSXT: 外部高速震盪器
		1	HSRC: 内部高速震盪器
		EUART	時脈源開啓控制
Bit[20]	ENUD	0	關閉
		1	開啓
		EUART	時脈源 除頻設置
		0000	EUART 時脈源/ 1
		0001	EUART 時脈源/ 2
		0010	EUART 時脈源/ 4
		0011	EUART 時脈源/ 8
Bit[19~16]	UACD	0100	EUART 時脈源/ 16
		0101	EUART 時脈源/ 32
		0110	EUART 時脈源/ 64
		0111	EUART 時脈源/ 128
		1000	
		~1111	保留
		Timer E	B,C 時脈源選擇
Bit[07]	TMCKS	0	HS_CK
		1	LS_CK
		Timer E	B,C 時脈源開啓控制
Bit[06]	ENTD	0	關閉
		1	開啓
		Timer E	B,C 時脈除頻設置
	TMCD	00	Clock/1
Bit[5~4]		01	Clock/2
		10	Clock/4
		11	Clock/8
D:+[O2]	TACKS		A 時脈源選擇
Bit[03]	TACKS	0	HS_CK LS_CK
		•	· -
Bit[02]	ENTAD		、 時脈除頻設置 
Dit[02]	ENTAD	0	關閉除頻 Timor A Clock/22
		-	Timer A Clock/32
Bit[01]	ENMCD	0	脚へ呼吸が頻改 画 MCU Clock/1
Dit[O1]	EINIVICD	1	MCU Clock/2
		-	前入時脈源選擇
Bit[00]	MCUCKS	0	HS_CK
المارة	WICOCKS	1	LS_CK
	I.		10_0.1



## 6.3.4. 時脈系統暫存器 CLKCR3

Clock Base Address + 0X0C (0X4030C)							
Symbol	CLK3 (Clock Control Register 3)						
Bit	[31:24] [23:21] [20] [19:16]						
名稱	MASK - IOCKS IOCD						
RW	R0W-0	-		RV	V-0		
Bit	[15:08]	[7]	[6] [5:4] [3] [2:0]				
名稱	MASK	ADCKP ENACD ADCD ENSD SPCD					
RW	R0W-0	RW-0					

位元	名稱	描述
		GPIO 輸入時脈源選擇
Bit[20]	IOCKS	0 HS_CK
		1 LS_CK
		GPIO 時脈除頻器設置
		0000 關閉
		0001 GPIO 時脈源/ 1
		0010   GPIO 時脈源/ 2
		0011 GPIO 時脈源/ 4
		0100 GPIO 時脈源/ 8
		0101 GPIO 時脈源/ 16
		0110 GPIO 時脈源/ 32
Bit[19:16]	IOCD	0111 GPIO 時脈源/ 64
		1000 GPIO 時脈源/ 128
		1001 GPIO 時脈源/ 256
		1010   GPIO 時脈源/ 512
		1011 GPIO 時脈源/ 1024
		1100 GPIO 時脈源/ 2048
		1101 GPIO 時脈源/ 4096
		1110 GPIO 時脈源/ 8192
		1111 GPIO 時脈源/ 16384
		ADC Clock Phase Shift
Bit[07]	ADCKP	(只在 Core Clock/2 且 Core Clock 為 HS_CK 有效)
Dit[O7]	ADOR	0 ADC Clock Rising Edge 產生於 Core Clock Low
		1 ADC Clock Rising Edge 產生於 Core Clock High
		ADC 時脈開關
Bit[06]	ENACD	0 關閉
		1 開啓
		ADC 時脈除頻器設置
Bit[5~4]	ADCD	01 ADC 時脈源/ 12
		11   ADC 時脈源/ 60
		SPI 時脈開關
Bit[03]	ENSD	0 關閉
		1 開啓

位元	名稱	描述
Bit[2~0]	SPCD	SPI 時脈除頻器設置



000	Reserved
001	SPI 時脈源/ 2
010	SPI 時脈源/ 4
011	SPI 時脈源/ 8
100	SPI 時脈源/ 32
101	SPI 時脈源/ 128
110	SPI 時脈源/ 512
111	SPI 時脈源/ 2048

## 6.3.5. 時脈系統暫存器 CLKCR4

Clock Base Address + 0X10 (0X40310)								
Symbol	CLK4 (Clock Control Register 4)							
Bit	[31:24]	[23:22] [21] [20]			[19]	[18:16]		
名稱	MASK	LCDCPD UT2CKS ENU2D			-	UA2CD		
RW	R0W-0		RW-0		-	RW-0		
Bit	[15:08]	[7] [6:4]			[3:1]	[0]		
名稱	MASK	-	LCI	00	LCDE	LCKS		
RW	R0W-0	- RW-0						

位元	名稱	描述
		LCD 電荷泵調器時脈源選擇 (這是設置 LCD internal charge pump 掃描頻率,
		可依實際顯示效果及功耗來做不同類型選用)
Di+[22-22]	LCDCPD	0 LS_CK / 1 or HS_CK/8 (LS_CK 或 HS_CK 由 LCKS 決定)
Bit[23:22]	LCDCPD	1 LS_CK / 2 or HS_CK/16 (LS_CK 或 HS_CK 由 LCKS 決定)
		2 LS_CK / 4 or HS_CK/32 (LS_CK 或 HS_CK 由 LCKS 決定)
		3 LS_CK / 4 or HS_CK/32 (LS_CK 或 HS_CK 由 LCKS 決定)
		UART2 時脈源選擇
Bit[21]	UT2CKS	0 HSXT: 外部高速震盪器
		1 HSRC: 内部高速震盪器
		UART2 時脈源開啓控制
Bit[20]	ENUD2D	0 關閉
		1 開啓
		UART2 時脈源除頻設置
		0 UART2 時脈源/ 1
		1 UART2 時脈源/ 2
		2  UART2 時脈源/ 4
Bit[18:16]	UA2CD	3 UART2 時脈源/ 8
		4 UART2 時脈源/ 16
		5 UART2 時脈源/ 32
		6 UART2 時脈源/ 64
		7 UART2 時脈源/ 128

位元	名稱	描述
		LCD 時脈源 2 階除頻器設置
		0 LCD 時脈源/ 1
Bit[6~4]	LCDO	1 LCD 時脈源/ 3
		2 LCD 時脈源/ 5
		3 LCD 時脈源/ 7



		4 LCD 時脈源/ 9
		5 LCD 時脈源/ 11
		6 LCD 時脈源/ 13
		7 LCD 時脈源/ 15
		LCD 時脈源 1 階除頻器設置
		0 關閉
	LCDE	1 LCD 時脈源/ 1
		2 LCD 時脈源/ 2
Bit[3~1]		3 LCD 時脈源/ 4
		4 LCD 時脈源/ 8
		5 LCD 時脈源/ 16
		6 LCD 時脈源/ 32
		7 關閉
		LCD 時脈源選擇
Bit[00]	LCKS	0 LS_CK(固定÷8)
		1 HS_CK(固定÷64)

## 6.3.6. 時脈系統暫存器 CLKCR5

	Clock Base Address + 0X014 (0X40314)						
Symbol	CLK5 (Clock Control Register 4)						
Bit	[31:16]						
名稱	Reserved						
RW			R-0				
Bit	[15:8] [7] [6] [5:4] [3:0]						
名稱	MASK TM2CKS ENT2D TM2CD -						
RW	R0W-0 RW-0 -						

位元	名稱	苗述							
	TM2CKS	Timer B2 時脈源選擇							
Bit[7]		0 HS_CK							
		1 LS_CK							
	ENT2D	Timer B2 時脈源開啓控制							
Bit[6]		0 關閉							
		1 開啓							
Bit[5~4]	TM2CD	Timer B2 時脈源除頻設置							
		0 Timer B2 時脈源/ 1							
		1 Timer B2 時脈源/ 2							
		2 Timer B2 時脈源/ 4							
		3 Timer B2 時脈源/ 8							



### 7. 中斷控制系統

### 7.1. 整體總說明

## 中斷向量與中斷優先權說明:

這個中斷模塊包含中斷啓動控制器、中斷使能控制器和中斷事件旗標寄存器,用於管理整體的中斷服務,如通訊功能中斷、定時器中斷、ADC中斷、比較器中斷及IO外部中斷。晶片提供9級中斷源,同時也提供4級中斷響應優先權級別,也就是中斷 HW0~HW8中斷向量函數響應的優先順序,如果當中斷響應優先權級別都設置相同的時候,則中斷響應優先權從高位到低位為 HW0、HW1 到 HW8。中斷服務由中斷事件旗標(INTF),中斷事件服務致能啓動(INTE)與中斷總控制 GIE 和向量位址 HW0~HW8 組成。當中斷事件成立之後,則程式計數器 PC 在下一個指令週期會指向程式記憶體的中斷服務向量位址 HW0~HW8 以執行中斷服務程式。



圖 7-1 中斷服務架構圖

Interrupt Vector Address	Vector	Interrupt Function
INT Base Address + 0X00 (I2C/UART/SPI 通訊介面)	HW0	void HW0_ISR(void)
INT Base Address + 0X04 (Timer ABC /WDT/ HW RTC)	HW1	void HW1_ISR(void)
INT Base Address + 0X08 (ADC)	HW2	void HW2_ISR(void)
INT Base Address + 0X0C (CMP/OPA)	HW3	void HW3_ISR(void)
INT Base Address + 0X10 (PT1)	HW4	void HW4_ISR(void)
INT Base Address + 0X14 (PT2)	HW5	void HW5_ISR(void)
INT Base Address + 0X18 (UART2)	HW7	void HW7_ISR(void)
INT Base Address + 0X1C (TMB2)	HW8	void HW8_ISR(void)

注意:INT HW6 是屬於 SW INT

中斷群組 HW0~HW8 具有優先權可以設定,提供 4 種優先權等級(0~3)。

- 0:優先權級別為最高級別
- 1:優先權級別為次高級別
- 2:優先權級別為低級級別
- 3:優先權級別為最低級別

系統預設 HWO~HW8 都設定為級別 0(優先權級別為最高級別)。

當優先權級別都設定為相同時候,則優先權為 HW0>HW1>HW2...>HW8。



#### 舉例說明:

設定 HWO 的優先權為級別 1,HW1 的優先權為級別 0,當兩中斷同時發生的時候,此時會因為優先權級別的設定關係,先進入 HW1 中斷。如果設定 HWO 的優先權為級別 0,HW1 的優先權也為級別 0,當兩中斷同時發生的時候,此時兩中斷級別雖然設定相同,但是會優先進入 HWO 中斷。

#### 操作細節說明:

用戶置 1 或清 0 相對應中斷使能位元,可實現開啟或關閉相應的中斷功能,寫 1 可以開啓中斷功能。中斷事件發生後,會生產中斷旗標,使用者可自行清零旗標以便取消中斷請求。必須開啓全局中斷使能位元 GIE=1,否則無法響應任何中斷。中斷向量優先權決定在多個中斷請求同時發生時,需先響應中斷優先權高的中斷向量。當進入中斷向量服務程式,高級的中斷向量可以終止當前中斷服務轉去執行高級中斷服務。注意,當進入中斷向量服務程式中,GIE 會自動被置為 0,所以需要先把 GIE 置為 1,滿足高級中斷服務條件成立即可進入高級中斷服務程式,當高級中斷服務執行完,程式會回到原本的中斷服務程式,繼續往下執行程式。晶片中斷對應的中斷向量程式入口位址如下表

#### 7.2. 暫存器付址

Interrupt Register Address	31 24	23 16	15 8	7 0	
INT Base Address + 0X00 (COM) (0X40000)	MASK0	REG0	MASK1	REG1	
INT Base Address + 0X04 (TMR) (0X40004)	MASK2	REG2	MASK3	REG3	
INT Base Address + 0X08 (ADC) (0X40008)	MASK4	REG4	MASK5	REG5	
INT Base Address + 0X0C (CMP) (0x4000C)	MASK6	REG6	MASK7	REG7	
INT Base Address + 0X10 (PT1) (0X40010)	MASK8	REG8	MASK9	REG9	
INT Base Address + 0X14 (PT2) (0X40014)	MASK10	REG10	MASK11	REG11	
INT Base Address + 0X18 (UART2) (0X40018)	MASK12	REG12	MASK13	REG13	
INT Base Address + 0X1C (TMB2) (0X4001C)	MASK14	REG14	MASK15	REG15	

#### 7.3. 暫存器功能

#### 7.3.1. 中斷控制暫存器 INTCOM

INT Base Address + 0X00 (0X40000)														
Symbol	INTCOM (Interrupt Control Register 0)													
Bit	[31:24]						[23:22]	[21]	[20]	[19]	[18]	[17]	[16]	
名稱	MASK						-	<b>I2CEIE</b>	I2CIE	UTxIE	URxIE	STxIE	SRxIE	
RW	R0W-0						-	RW-0						
Bit	[15:14]	[13]	[12]	[11]	[10]	[09]	[80]	[07:06]	[05]	[04]	[03]	[02]	[01]	[00]
名稱	MASK							IOOFIE	10015			ОТ 15	00 15	
	-	I2CEIR	I2CIR	UTxIR	URxIR	STxIR	SRxIR	-	I2CEIF	IZCIF	UIXIF	UKXIF	SIXIF	SKXIF
RW	R-0					-	RW0-0							

(對暫存器寫時 Bit15~8 為 MASK,對暫存器讀時 Bit15~8 為一般暫存器)



位元	名稱	描述
11176		I2C 錯誤中斷致能控制
Bit[21]	I2CEIE	
Dit(Z1)	IZOLIL	1 開啓
		I2C 中斷致能控制
Bit[20]	I2CIE	
Dit(20)	IZOIL	1 開啓
		UART 發送(TX)中斷致能控制
Bit[19]	UTxIE	0 關閉
Dit[10]	017.12	1 開啓
		UART 接收(RX)中斷致能控制
Bit[18]	URxIE	0 關閉
		1 開啓
		SPI 發送(TX)中斷致能控制
Bit[17]	STxIE	0 關閉
		1 開啓
		SPI 接收(RX)中斷致能控制
Bit[16]	SRxIE	0   關閉
		1 開啓
		I2C 中斷錯誤請求
Bit[13]	I2CEIR	0
		1 中斷
		I2C 中斷請求
Bit[12]	I2CIR	0 正常
		1 中斷
		UART TX 中斷請求
Bit[11]	UTxIR	0 正常
		1 中斷
		UART RX 中斷請求
Bit[10]	URxIR	0   正常
		1 中斷
		SPI TX 中斷請求
Bit[09]	STxIR	0
		1 中斷
		SPI RX 中斷請求
Bit[08]	SRxIR	0
		1 中斷
Bit[05]		I2C 錯誤中斷旗標(準位觸發)
	I2CEIF	0 正常
		1   I2C 錯誤發生中斷
		I2C 中斷旗標(準位觸發)
Bit[04]	I2CIF	0 正常
		1   I2C 發生中斷



位元	名稱	描述
		UART 發送(TX)中斷旗標(準位觸發)
Bit[03]	UTxIF	0 正常
		1 UART 發送(TX )發生中斷
		UART 接收(RX)中斷旗標(準位觸發)
Bit[02]	URxIF	0 正常
		1 UART 接收(RX)發生中斷
		SPI 發送(TX)中斷旗標(準位觸發)
Bit[01]	STxIF	0 正常
		1 SPI 發送(TX)發生中斷
	SRxIF	SPI 接收(RX)中斷旗標(準位觸發)
Bit[00]		0 正常
		1 SPI 接收(RX)發生中斷

### 7.3.2. 中斷控制暫存器 INTTMR

	INT Base Address + 0X04 (0X40004)													
Symbol					INTT	MR (Int	errupt	Contro	Regis	ter 1)				
Bit		[31:24]						[23:22]	[21]	[20]	[19]	[18]	[17]	[16]
名稱				MASK				-	RTCIE	WDTIE	TMC1IE	TMC0IE	TMBIE	TMAIE
RW				R0W-0				-	RW-0					
Bit	[15:14]	[13]	[12]	[11]	[10]	[09]	[08]	[07:06]	[05]	[04]	[03]	[02]	[01]	[00]
名稱	MASK							_	RTCIF	WDTIF	TMC1IF	TMC0IF	TMBIF	TMAIF
7-11-9	-	- RTCIR   WDTIR   TMC1IR   TMC0IR   TMBIR   TMAII					TMAIR		IXTOII	VVDIII	TIVIOTII	TWOOII	TIVIDII	I IVI/AII
RW	R0W-0						-			RW	0-0			

(對暫存器寫時 Bit15~8 為 MASK,對暫存器讀時 Bit15~8 為一般暫存器)

位元	名稱	描述						
		實時時鐘 RTC 中斷致能控制						
Bit[21]	RTCIE	0 關閉						
		1 開啓						
		看門狗(WDT)中斷致能控制						
Bit[20]	WDTIE	0 關閉						
		1 開啓						
		TMC1 中斷致能控制						
Bit[19]	TMC1IE	0 關閉						
		1 開啓						
		TMC0 中斷致能控制						
Bit[18]	TMC0IE	0 關閉						
		1 開啓						

位元	名稱	苗述						
		定時計數器 TMB 中斷致能控制						
Bit[17]	TMBIE	0 關閉						
		1 開啓						
		定時計數器 TMA 中斷致能控制						
Bit[16]	TMAIE	0 關閉						
		1 開啓						



RTC   中断請求		1	
1 中斷   看門知中斷請求   1 中斷   Timer C 通道 1 中斷   Timer C 通道 1 中斷   Timer C 通道 0 中斷請求   1 中斷   Timer C 可能			RTC 中斷請求
Bit[12]   WDTIR	Bit[13]	RTCIR	
Bit[12]   WDTIR			
1 中断   Timer C 通道 0 正常   Timer C 通道 0 中断請求   Timer C 通道 0 中断   Timer C 通道 0 中断請求   Timer C 通道 0 正常   Timer C 通道 0 正常   Timer C 通道 0 正常   Timer C 画道 0 正常   Timer C 一种			看門狗中斷請求
Bit[11]	Bit[12]	WDTIR	0   正常
Bit[11]   TMC1IR			
Timer C 通道 0 中断請求			
Bit[10]   TMCOIR	Bit[11]	TMC1IR	
Bit[10]   TMCOIR   0   正常   1   中斷   TMB 中斷請求   0   正常   1   中斷   TMA 中斷請求   0   正常   1   中斷   TMA 中斷請求   0   正常   1   中斷   1   中斷   1   中斷   1   中斷   1   中斷   1   中斷   1   市跡   1   市が   1			
TMBIR			
Bit[9]	Bit[10]	TMC0IR	-
Bit[9]   TMBIR   O 正常			1 中斷
TMA 中斷			
Bit[08]   TMAIR	Bit[9]	TMBIR	
Bit[08]			1 中斷
Bit[05]   RTCIF			
Bit[05]   RTCIF	Bit[08]	TMAIR	
Bit[05] RTCIF 0 正常 1 實時時鐘 RTC 發生中斷  看門狗(WDT)中斷旗標 0 正常 1 看門狗(WDT)發生中斷  TMC1F 0 正常 1 TMC1 中斷旗標 0 正常 1 TMC1 發生中斷 1 TMC0 發生中斷  TMC0 中斷旗標 0 正常 1 TMC0 中斷旗標 0 正常 1 TMC0 中斷旗標 0 正常 1 TMC0 發生中斷  TMC0 中斷旗標 0 正常 1 TMC0 發生中斷  定時計數器 TMB 中斷旗標 0 正常 1 定時計數器 TMB 中斷旗標			
1 實時時鐘 RTC 發生中斷 看門狗(WDT)中斷旗標 0 正常 1 看門狗(WDT)發生中斷 TMC1 中斷旗標 0 正常 1 TMC1 段生中斷 TMC0 中斷旗標 0 正常 1 TMC0 發生中斷 TMC0 和斷旗標 0 正常 1 TMC0 發生中斷 TMC0 發生中斷 定時計數器 TMB 中斷旗標 0 正常 1 定時計數器 TMB 中斷旗標			
Bit[04]   WDTIF   1   看門狗(WDT)發生中斷     Bit[03]   TMC1IF   0   正常     1   TMC1 發生中斷     TMC0 中斷旗標     TMC0IF   0   正常     1   TMC0 發生中斷     TMC0IF   0   正常     1   TMC0 發生中斷     2   定時計數器 TMB 中斷旗標     5   定時計數器 TMB 發生中斷     5   定時計數器 TMB 可斷旗標     6   正常	Bit[05]	RTCIF	
Bit[04]   WDTIF   0   正常   1   看門狗(WDT)發生中斷   TMC1 中斷旗標   0   正常   1   TMC1 發生中斷   TMC0 中斷旗標   0   正常   1   TMC0 中斷旗標   0   正常   1   TMC0 發生中斷   1   TMC0 發生中斷   1   TMC0 發生中斷   1   TMC0 發生中斷   2   定時計數器 TMB 中斷旗標   0   正常   1   定時計數器 TMB 發生中斷   定時計數器 TMB 發生中斷   定時計數器 TMA 中斷旗標   0   正常   1   定時計數器 TMA 中斷旗標   0   正常   1   定時計數器 TMA 中斷旗標			
TMC1			
Bit[03]	Bit[04]	WDTIF	-
Bit[03]			
1 TMC1 發生中斷 TMC0 中斷旗標 0 正常 1 TMC0 發生中斷			
Bit[02]	Bit[03]	TMC1IF	
Bit[02]       TMC0IF       0 正常         1       TMC0 發生中斷         定時計數器 TMB 中斷旗標         0 正常         1 定時計數器 TMB 發生中斷         定時計數器 TMB 發生中斷         定時計數器 TMA 中斷旗標         0 正常			
1     TMC0 發生中斷       定時計數器 TMB 中斷旗標       0     正常       1     定時計數器 TMB 發生中斷       定時計數器 TMB 發生中斷       定時計數器 TMA 中斷旗標       0     正常			
Bit[01]     TMBIF     定時計數器 TMB 中斷旗標       1     定時計數器 TMB 發生中斷       定時計數器 TMA 中斷旗標       Bit[00]     TMAIF     0     正常	Bit[02]	TMC0IF	
Bit[01] TMBIF 0 正常 1 定時計數器 TMB 發生中斷 2 定時計數器 TMA 中斷旗標 Bit[00] TMAIF 0 正常			
1     定時計數器 TMB 發生中斷       定時計數器 TMA 中斷旗標       Bit[00]     TMAIF       0     正常			
定時計數器 TMA 中斷旗標	Bit[01]	TMBIF	0   正常
Bit[00] TMAIF 0 正常			
1 定時計數器 TMA 發生中斷	Bit[00]	TMAIF	
			1 定時計數器 TMA 發生中斷

### 7.3.3. 中斷控制暫存器 INTADC

	INT Base Address + 0X08 (0X40008)								
Symbol			INTADC (Interrupt Control Regis	ster 2)					
Bit	[31:	24]	[23:17]	[16]					
名稱	MA	SK	-	ADCIE					
RW	R0V	V-0	-	RW-0					
Bit	[15:9]	[8]	[07:01]	[00]					
名稱	MASK - ADCIR		-	ADCIF					
RW	R-	-0	-	RW0-0					

(對暫存器寫時 Bit15~8 為 MASK,對暫存器讀時 8 為一般暫存器)



位元	名稱	描述					
		ADC i	轉換器中斷致能控制				
Bit[16]	ADCIE	0	關閉				
		1	開啓				
		ADC 中斷請求					
Bit[08]	ADCIR	0	正常				
		1	中斷				
		ADC i	轉換器中斷旗標				
Bit[00]	ADCIF	0	正常				
		1	ADC 轉換器發生中斷				

### 7.3.4. 中斷控制暫存器 INTCMP

	INT Base Address + 0X0C (0X4000C)								
Symbol		INTCMP (Interrupt Control Register 3)							
Bit		[31:24]		[23:18]	[17]	[16]			
名稱		MASK		-	CPOIE	OPOIE			
RW		R0W-0		-	RW-0				
Bit	[15:10]	[09]	[80]	[07:02]	[01]	[00]			
		MASK			CPOIF	OPOIF			
名稱	-	CPOIR	OPOIR	-	CFOIF	OFOIF			
RW		R-0		-	RW	0-0			

(對暫存器寫時 Bit15~8 為 MASK,對暫存器讀時 Bit9~8 為一般暫存器)

位元	名稱	描述						
		多功能比較器輸出(CPO)中斷致能控制						
Bit[17]	CPOIE	0 關閉						
		1 開啓						
		低雜訊運算放大器輸出(OPO)中斷致能控制						
Bit[16]	OPOIE	0 關閉						
		1 開啓						
		多功能比較器輸出(CPO)中斷請求						
Bit[09]	CPOIR	0 正常						
		1 中斷						
		低雜訊運算放大器輸出(OPO)中斷請求						
Bit[08]	OPOIR	0 正常						
		1 中斷						
		多功能比較器輸出(CPO)中斷旗標						
Bit[01]	CPOIF	0 正常						
		1 多功能比較器輸出(CPO)發生中斷(需清除 IP 内 Status 才能清除此 Flag)						
		低雜訊運算放大器輸出(OPO)中斷旗標						
Bit[00]	OPOIF	0 正常						
		1 低雜訊運算放大器輸出(OPO)發生中斷(需清除 IP 内 Status 才能清除此 Flag)						



### 7.3.5. 中斷控制暫存器 INTPT1

	INT Base Address + 0X10 (0X40010)									
Symbol			INTF	PT1 (Interru	pt Control	Register 4	)			
Bit	[31:24]	[23]	[22]	[21]	[20]	[19]	[18]	[17]	[16]	
名稱	MASK	PT17IE	PT16IE	PT15IE	PT14IE	PT13IE	PT12IE	PT11IE	PT10IE	
RW	R0W-0				RV	V-0				
Bit	[15:08]	[07]	[06]	[05]	[04]	[03]	[02]	[01]	[00]	
	MASK	PT17IF	PT16IF	PT15IF	PT14IF	PT13IF	PT12IF	PT11IF	PT10IF	
名稱	PT1 IR	FII/IF	FIIOIF	FIIOIF	FII41F 	FIISIF	FIIZIF	FIIIIF 		
RW	R-0		RW0-0							

(對暫存器寫時 Bit15~8 為 MASK,對暫存器讀時 Bit15~8 為一般暫存器)

位元	名稱	描述	
		PT17IE: F	PT17 外部中斷致能控制
Bit[23]	PT17IE	0	關閉
		1	開啓
		PT16IE:	PT16 外部中斷致能控制
Bit[22]	PT16IE	0	關閉
		1	開啓

名稱	描述
	PT15IE: PT15 外部中斷致能控制
PT15IE	0 關閉
	1 開啓
	PT14IE: PT14 外部中斷致能控制
PT14IE	0
	1 開啓
	PT13IE: PT13 外部中斷致能控制
PT13IE	0 關閉
	1 開啓
	PT12IE: PT12 外部中斷致能控制
PT12IE	0 關閉
	1 開啓
	PT11IE: PT11 外部中斷致能控制
PT11IE	0
	1 開啓
	PT10IE: PT10 外部中斷致能控制
PT10IE	0 關閉
	1 開啓
	PT1 Bit7-0 中斷請求
PT1 IR	0 正常
	1 中斷
	PT17IF: PT17 外部中斷旗標
PT17IF	0 正常
	1 PT17 外部發生中斷
	PT16IF: PT16 外部中斷旗標
PT16IF	0 正常
	1 PT16 外部發生中斷
	PT15IE  PT14IE  PT13IE  PT12IE  PT11IE  PT10IE  PT1 IR  PT17IF



	1	DT16IF, DT16 A) 如中族特殊
		PT15IF: PT15 外部中斷旗標
Bit[05]	PT15IF	0
		1 PT15 外部發生中斷
		PT14IF: PT14 外部中斷旗標
Bit[04]	PT14IF	0
		1 PT14 外部發生中斷
		PT13IF: PT13 外部中斷旗標
Bit[03]	PT13IF	0 正常
		1 PT13 外部發生中斷
		PT12IF: PT12 外部中斷旗標
Bit[02]	PT12IF	0 正常
		1 PT12 外部發生中斷
		PT11IF: PT11 外部中斷旗標
Bit[01]	PT11IF	0 正常
		1 PT11 外部發生中斷
		PT10IF: PT10 外部中斷旗標
Bit[00]	PT10IF	0
		1 PT10 外部發生中斷

### 7.3.6. 中斷控制暫存器 INTPT2

	INT Base Address + 0X14 (0X40014)										
Symbol			INTPT2 (Interrupt Control Register 5)								
Bit	[31:24]	[23]	[22]	[21]	[20]	[19]	[18]	[17]	[16]		
名稱	MASK	PT27IE	PT26IE	PT25IE	PT24IE	PT23IE	PT22IE	PT21IE	PT20IE		
RW	R0W-0				RV	V-0					
Bit	[15:08]	[07]	[06]	[05]	[04]	[03]	[02]	[01]	[00]		
名稱	MASK	PT27IF	PT26IF	PT25IF	PT24IF	PT23IF	PT22IF	PT21IF	PT20IF		
	PT2 IR	PIZIIF	PIZOIF	PIZSIF	F I Z4IF	FIZSIF	PIZZIF	PIZIIF	FIZUIF		
RW	R0W-0		RW0-0								

(對暫存器寫時 Bit15~8 為 MASK,對暫存器讀時 Bit15~8 為一般暫存器)

位元	名稱	描述
		PT27IE: PT27 外部中斷致能控制
Bit[23]	PT27IE	0 關閉
		1 開啓
		PT26IE: PT26 外部中斷致能控制
Bit[22]	PT26IE	0 關閉
		1 開啓
	PT25IE	PT25IE: PT25 外部中斷致能控制
Bit[21]		0 關閉
		1 開啓
		PT24IE: PT24 外部中斷致能控制
Bit[20]	PT24IE	0 關閉
		1 開啓
		PT23IE: PT23 外部中斷致能控制
Bit[19]	PT23IE	0 關閉
		1 開啓



		PT22IE: PT22 外部中斷致能控制
Bit[18]	PT22IE	0 關閉
		1 開啓
		PT21IE: PT21 外部中斷致能控制
Bit[17]	PT21IE	0 關閉
		1 開啓
	PT20IE	PT20IE: PT20 外部中斷致能控制
Bit[16]		0 關閉
		1 開啓
	PT2 IR	PT2 Bit 7-0 中斷請求
Bit[15:8]		0 正常
		1 中斷

		LILLY IS
位元	名稱	描述
		PT27IF: PT27 外部中斷旗標
Bit[07]	PT27IF	0  正常
		1 PT27 外部發生中斷
		PT26IF: PT26 外部中斷旗標
Bit[06]	PT26IF	0 正常
		1 PT26 外部發生中斷
		PT25IF: PT25 外部中斷旗標
Bit[05]	PT25IF	0 正常
		1 PT25 外部發生中斷
	PT24IF	PT24IF: PT24 外部中斷旗標
Bit[04]		0 正常
		1 PT24 外部發生中斷
		PT23IF: PT23 外部中斷旗標
Bit[03]	PT23IF	0 正常
		1 PT23 外部發生中斷
		PT22IF: PT22 外部中斷旗標
Bit[02]	PT22IF	0 正常
		1 PT22 外部發生中斷
		PT21IF: PT21 外部中斷旗標
Bit[01]	PT21IF	0 正常
		1 PT21 外部發生中斷
		PT20IF: PT20 外部中斷旗標
Bit[00]	PT20IF	0 正常
		1   PT20 外部發生中斷



### 7.3.7. 中斷控制暫存器 INTUART2

	INT Base Address + 0X18 (0X40018)									
Symbol	INTUART2 (Interrupt Control Register 6)									
Bit		[31	:24]		[23:20]	[19]	[18]	[17:16]		
名稱		MA	SK		-	U2TxIE	U2RxIE	-		
RW		R0\	W-0		-	RV	-			
Bit	[15:12]	[11] [10] [09:08]		[09:08]	[07:04]	[03]	[02]	[01:00]		
		MA	SK			U2TxIF	U2RxIF			
名稱	- U2TxIR U2RxIR -				-	UZIXIF	UZRXIF	-		
RW		R	-0		-	RV	V-0			

(對暫存器寫時 Bit15~8 為 MASK,對暫存器讀時 Bit11~10 為一般暫存器)

位元	名稱	描述
		UART2 發送(TX)中斷致能控制
Bit[19]	U2TxIE	0 關閉
		1 開啓
		UART2 接收(RX)中斷致能控制
Bit[18]	U2RxIE	0 關閉
		1 開啓
		UART TX 中斷請求
Bit[11]	U2TxIR	0   正常
		1 中斷
		UART RX 中斷請求
Bit[10]	U2RxIR	0   正常
		1 中斷
		UART 發送(TX)中斷旗標(準位觸發)
Bit[03]	U2TxIF	0 正常
		1 UART 發送(TX)發生中斷
		UART 接收(RX)中斷旗標(準位觸發)
Bit[02]	U2RxIF	0
		1 UART 接收(RX)發生中斷



### 7.3.8. 系統暫存器

	INT Base Address + 0X1C (0X4001C)									
Symbol		INTTMB2 (Interrupt Control Register 7)								
Bit		[31:24]		[23:18]	[17]	[16]				
名稱		MASK		-	TMB2IE	-				
RW		R0W-0		-	RW-0	-				
Bit	[15:10]	[15:10] [09] [08]			[01]	[00]				
		MASK			TMB2IF					
名稱	-	- TMB2IR -			I IVIDZIF	-				
RW		R-0		-	RW-0					

(對暫存器寫時 Bit15~8 為 MASK,對暫存器讀時 Bit9 為一般暫存器)

位元	名稱	描述	
		Timer	· B2 中斷致能控制
Bit[17]	TMB2IE	0	關閉
		1	開啓
		Timer	·B2 中斷請求
Bit[09]	TMB2IR	0	正常
		1	中斷
		Timer	·B2 中斷旗標(準位觸發)
Bit[01]	TMB2IF	0	正常
		1	TMB2 發送發生中斷




### 8. 看門狗 WDT

### 8.1. 整體總說明

看門狗 WDT 為顧名思義的為晶片的看守者,主要用於產生喚醒事件,或晶片發生不可預期當機後,能進行基礎自動重置功能。

運行模式:看門狗計數器溢位產生復位信號,重新啓動晶片。可用軟體清零定時計數器。 休眠模式:看門狗 WDT 關閉,無法使用。

待機模式:看門狗計數器溢位產生中斷事件,喚醒晶片。



#### WDT 的設置說明:

設置除頻器 WDTP 0x40108[2:0]可決定 WDT 計數器的工作頻率及計數溢出值,計數溢出後可產生 WDT 復位信號或中斷事件,控制位元 WDNMI 0x40108[6]決定 WDT 計數溢出後產生復位信號還是中斷請求信號,寫入 0 時,WDT 會產生中斷請求信號。作為中斷模式請參考中斷控制章節的介紹。WDT 必須在晶片運行模式下啟動,將控制位元 ENWDT 0x40108 [4]置<1>可啟動 WDT。開啟中斷功能需要先使能全局中斷控制位元 GIE。

WDT 的工作頻率源為 LSRC,因而 WDT 的工作頻率及計數溢出值的理論值計算方式如:

WDT=LSRC /256 /WDTP[2:0](式 8-1)

LSRC 為内部低速 RC 震盪器頻率,WDTP 為除頻器;

假設 LSRC=33.9KHZ, WDTP=32768, 則得到 WDT 工作頻率為:

33900Hz/256/WDT PS (32768) =0.00404Hz



### 8.2. 暫存器位址

SOC Register Address	31	24	23	16	15	8	7	0
SOC Base Address + 0X08(0X40108)	WDTO1		WDTO0		MASK0		RE	EG0

### **8.3.** 暫存器功能

WDT 暫存器 WDTCR

	SOC Base Address + 0X08 (0X40108)									
Symbol		WDTCR (WDT Control Register )								
Bit	[31]		[30:16]							
名稱	-		WDTO							
RW	-		R-0							
Bit	[15]	[14:08]	[14:08] [07] [06] [05] [04] [03] [02:00					[02:00]		
名稱	-	MASK	MASK - WDNMI CLRWDT ENWDT - WDTP					WDTP		
RW	-	R0W-0	-	RW1-0	RW-0	RW1-0	-	RW-7		

位元	名稱	描述
	WDTO	看門狗的計數寄存器
Bit[30:16]		0 置 0
		1 置 1
		看門狗中斷工作模式選擇
Bit[06]	WDNMI	0 定時計數模式(Timer mode)
Біцоој	VVDINIVII	2 復位模式(Reset Mode)
		【只要設置 Reset Mode 後,將無法再切換 Timer Mode)
		看門狗計數寄歸零控制
Bit[05]	CLRWDT	0 關閉
		1   啓動
	ENWDT	看門狗開啓控制
Bit[04]		0 關閉
		1 開啓(只要設置開啓後,將無法關閉)
		看門狗計數溢出值設置
		000 0: WCLK / 2
		001   1 : WCLK / 8
		010 2: WCLK / 32
Bit[2:0]	WDTP	011 3 : WCLK / 128
		100 4: WCLK / 512
		101 5: WCLK / 2048
		110 6: WCLK / 8192
		111 7: WCLK / 32768



### 9. 定時器 Timer A

### 9.1. 整體總說明

定時器 A 是 1 個 16 位元遞增型計數器,

可工作於運行模式和待機模式(Idle Mode)和等待模式(Wait Mode)。可用於產生不同輸出頻率。

#### 主要特件:

- (01)遞增型計數器
- (02)總共 16 階溢位值選擇
- (03)計數溢出產生中斷事件
- (04)可讀取計數器的值

#### 定時器 A(TMA)的設置說明:

TMA 是一個 16 位元的遞增型計數器。它的輸入時脈源選擇為 TACK。且在 TACK的每一個上升沿進行計數,輸入時脈源的頻率由時脈系統管理模塊控制。控制位元 ENTA 0x40C00[5]被置<1>或寫<0>,可開啓或關閉 TMA 功能。TMA 的計數溢出值通過除頻器 TAS 0x40C00[3:0]進行設置,用戶可通過改變除頻器 TAS 的值來改變計數溢出值,達到不同頻率的計數值。控制位元 TACLR 0x40C00[4]被置<1>,TMA 發生復位,計數寄存器變為 0,計數器寄存器被清零後,控制位元 TACLR 自動為 0。TMA 計數溢出後,便會產生中斷請求,TMA 中斷旗標 TMAIF 0x40004[0]被置<1>,若開啓 TMA 的中斷功能,且全局中斷控制位元又被置<1>,晶片就會響應 TMA 的中斷請求進入 TMA 中斷服務事件。清零 TMA 中斷旗標,可取消 TMA 中斷請求,此時晶片便不響應 TMA 中斷。注意,TMAIF 中斷旗標雖可被置為<0>,但是 TMA 在計數溢出後,因為會發生中斷請求,此時 TMAIF 中斷旗標還是會自動被置為<1>。在待機模式下,TMA 中斷可用於喚醒。在休眠模式下,TMA 中斷不可用。TMA 擁有 16 階除頻設置,使得 TMA 具有比較寬的計數範圍。

### TMA 計數溢出值計算方式:

TAR[15:0]=1/(TACK/32/TAS[3:0])(式 9-1)

TACK 是 TMA 輸入時脈源,TAS[3:0]為除頻值;

假設 TMA 選擇 LS\_CK, LS\_CK 來自 LPO,則 TACK=35KHz, TAS[3:0]=1001B=/1024,則 Timer A 計數溢出理論值為:

35000Hz/32/TAS (1024)=35000Hz/32/1024=1.068Hz






圖 9-1 定時計數器 A 方塊圖

### 9.2. 暫存器位址

TMA Register Address	31	24	23	16	15	8	7	0
TMA Base Address + 0X00(0X40C00)		AR1	TMA	AR0	MAS	SK0	RE	G0

### 9.3. 暫存器功能

Timer A 暫存器 TMACR

	TMA Base Address + 0X00 (0X40C00)												
Symbol	TMACR(TMA Control Register)												
Bit		[31:16]											
名稱		TMAR											
RW			R-0										
Bit	[15:8]	[07:06]	[05]	[04]	[03:00]								
名稱	MASK	-	ENTA	TACLR	TAS								
RW	R0W-0	-	RW	<i>V</i> -0	RW-0XF								



位量	夕經	描述							
位元	名稱								
Bit[31:16]	TMAR	Timer A Counter 計數值							
		TAR[31:16] 是 16-bit Timer A 計數寄存器的計數值,輸出值從 MSB 至 LSB							
		開啓定時計數器 Timer A							
Bit[05]	ENTA	0 欄閉							
		1 開啓							
		清除 Timer A 計數值							
Bit[04]	TACLR	0 正常							
		1 清零(清零完成後該位元自動變為 0 )							
		Timer A 除頻器設定							
		0000 Timer A Clock/2							
		0001 Timer A Clock/4							
		0010 Timer A Clock/8							
		0011 Timer A Clock/16							
		0100 Timer A Clock/32							
		0101 Timer A Clock/64							
		0110 Timer A Clock/128							
Bit[3~0]	TAS	0111 Timer A Clock/256							
		1000 Timer A Clock/512							
		1001 Timer A Clock/1024							
		1010 Timer A Clock/2048							
		1011 Timer A Clock/4096							
		1100 Timer A Clock/8192							
		1101 Timer A Clock/16384							
		1110 Timer A Clock/32768							
		1111 Timer A Clock/65536							



# 10. 定時器 Timer B

### 10.1. 整體總說明

定時計數器 B 是一個 16 位元的計數器,可用於時間計數或時間控制,時鐘產生、延遲時間等功能。它在計數溢出時發生中斷信號,程式可讀取 TMB 當前計數值: TMB 還用於 PWM 波形的產生。它可工作於運行模式和待機模式。定時計數器 B 的 16 位元計數寄存器可拆分為兩個獨立的 8 位元計數寄存器,因而 TMB 具有四種計數方式:

- (01)16 位元遞增計數方式,可產生中斷信號;
- (02)16 位元計數方式,先遞增至溢出值,然後從溢出值遞減至 0;可產生中斷信號
- (03)兩組獨立的 8 位元遞增計數方式,最高計數值為 0XFF,可產生中斷信號
- (04)8+8 位元遞增計數方式,低 8 位元計數器溢出,高 8 位計數器才自動加 1,
- 可產牛中斷信號

同時 TMB 具有三個計數溢出控制器: TBC0、TBC1、TBC2, TMB 可複用為 PWM 波形發生器, 具有兩路 PWM 波形 PWM0/PWM1, 且每路 PWM 都具有多種工作模式, 可適應不同的 PWM 波形輸出需求,工作模式如下:

PWMA /PWMB/PWMC/PWMD/PWME/PWMF/PWMG






圖 10-1 定時計數器 B 方框圖



#### 10.1.1. 定時計數器模式

定時器 B(TMB)是一個 16 位元遞增型計數器,可用於脈衝寬度調製(PMW)波形的產生。可執行時間計數或時間控制、時間計算、時鐘產生等功能,且可在計數溢出時產生中斷信號。TMB 可工作於運行模式和待機模式(Idle Mode)和等待模式(Wait Mode)。

具有4種不同計數方式,可產生不同頻率的定時計數值:

- (1) 16 位元遞增計數方式,可產生中斷信號
- (2) 16 位元計數方式,先遞增至溢出值,然後從溢出值遞減至 0;可產生中斷信號
- (3) 兩組獨立的 8 位元遞增計數方式,最高計數值為 0xFF,可產生中斷信號
- (4) 8+8 位元遞增計數方式,低 8 位元計數器溢出,高 8 位計數器才自動加 1,可產生中斷 信號

具有4種不同的觸發計數信號源,可適用於不同事件計數:

- (1) 總是啓用,連續計數方式
- (2) 比較器輸出(CMPO)高電位觸發
- (3) 運算放大器數字輸出(OPOD)高電位觸發
- (4) Timer C 輸出(CPI1)高電位觸發

TMB 的工作時脈源為 HS\_CK 或 LS\_CK,經過除頻器產生頻率源 TBCLK,提供給 TMB 工作頻率。提供設置除頻器 TMCD 0x40308[5:4],可設置 TMB 不同計數週期。在時脈系統控制模塊可設置 TMB 的時脈源。TMBR 是個 16 位元的定時/計數暫存器,可拆分為兩個獨立8 位的定時/計數暫存器,以適應 TMB 四種不同的計數方式。TMBR 在 TBCLK 的上升沿進行遞增或遞減,在不同的計數方式下,TMBR 以不同的條件發生遞增或遞減。TMBR 可通過設置控制 TBRST 0x40C04[4]位元為<1>,自動清零,並且清零後控制位元 TBRST 自動為0。程式上亦可讀取 TMBR 當前計數值,以作為其他用途。TBEN 是 TMB 的使能控制信號,該位元被寫1,開啓 TMB 計數功能,被寫0則關閉 TMB 計數功能。TBEBS 0x40C04[1:0]是TMB 的觸發計數信號源控制器,透過該控制器可設置4種不同的觸發計數信號源。TBM 0x40C04[3:2]是 TMB 的計數方式控制器,透過設置該控制器可設置4種不同的計數方式。

#### TMB 作為定時計數器操作初始化設置:

- (1) 選擇 TMB 工作時脈源為 HS\_CK 或 LS\_CK(控制位 TMCKS 0x40308[7]),並且做時脈源除頻設置與開啟動作(控制位 ENTD 0x40308[6]與控制位 TMCD 0x40308[5:4])
- (2) 選擇計數模式,設置暫存器控制位 TBM 0x40C04[3:2]
- (3) 選擇觸發計數信號源,設置暫存器控制位 TBEBS 0x40C04[1:0],作為定時器,可設置 為<00>,即總是啓用,連續計數;
- (4) 設置定時計數溢出值,設置暫存器控制位 TBC0 0x40C0C[15:0];
- (5) 設置暫存器 0x40C04[4]=1,即控制位 TBRST 置<1>,清零計數暫存器;



- (6) 設置暫存器 0x40C04[5]=1,即控制位 TBEN 被置<1>,使能 TMB。
- (7) TMB 開始計數, TMB 計數溢出後,便會產生中斷請求,TMB 中斷旗標暫存器 TMBIF 0X40004[1]被置<1>,若開啓 TMB 的中斷功能,即暫存器控制位 TMBIE0X40004[17] 被置<1>,且全局中斷控制位元(GIE)又被置<1>,晶片就會響應 TMB 的中斷請求進入 TMB 中斷服務事件。清零 TMB 中斷旗標,可取消 TMB 中斷請求,此時晶片便不響應 TMB 中斷。
- (8) 注意,TMBIF 中斷旗標雖可被置為<0>,但是 TMB 在計數溢出後,因為會發生中斷請求, 此時 TMBIF 中斷旗標還是會自動被置為<1>。 在待機模式下,TMB 中斷可用於喚醒。 在休眠模式下,TMB 中斷不可用。

Timer B 溢出理論值計算方式:

T = TBC0\*1 / TBCLK; TBCLK=HS\_CK(或 LS\_CK) / TMCD : (式 10-1)

T=TBC0\*TMCD / HS\_CK(或 LS\_CK); (式 10-2)



TMB 具有四種不同的計數方式,不同的計數方式具有不同的溢出條件,以下做詳細介紹。

### TMB 計數方式 0:

當暫存器控制位 TBM 0x40C04[3:2]=00b,暫存器的控制位 TMBR 0x40C08[15:0]作為 16 位遞增型計數器。TMB 工作於該模式,TMBR 會在 TBCLK 的每一個上升沿自動加 1,若 TMBR 計數值大於暫存器的控制位 0x40C0C TBC0[15:0],TMBR 就會在 TBCLK 的下一個上升沿變成 0,且定時器中斷旗標 TMBIF 被置<1>,(即 0X40004[1]=1),若此時開啓 TMB 的中斷功能及使能全局中斷功能,晶片就會響應 TMB 中斷。然後,TMBR 重新開始遞增計數。該模式的計數波形示意圖如下圖所示。

此模式下 TMB 的計數週期計算方式: T=TBC0\*TMCD / HS\_CK(或 LS\_CK)




圖 10-2 計數方式 0 的計數波形示意圖



### TMB 計數方式 1:

當 TBM 0x40C04[3:2]=01b,TMB 工作於先遞增後遞減的計數方式,TMBR 是 16 位元計數器。 啓動 TMB 後,TMBR 先遞增計數,TMBR 會在 TBCLK 的每一個上升沿自動加 1。當 TMBR 等於 TBC0,TMBR 就會改變成向下模式,但是中斷旗標 TMBIF 還是為 0,在 TBCLK的下一個上升沿開始,TMBR 變為遞減計數,直到 TMBR 遞減至 0 時,發生中斷請求,中斷旗標 TMBIF 被置<1>,且 TMBR 在 TBCLK的下一個上升沿開始遞增計數模式,如此循環運行。該模式的計數波形示意圖如下圖所示。

此模式下 TMB 的計數週期計數方式為: T=2\*TBC0\*TMCD / HS\_CK(或 LS\_CK)




圖 10-3 計數方式 1 的計數波形示意圖



### TMB 計數方式 2:

當 TBM 0x40C04[3:2] =10b,TMB 工作與遞增計數方式,但 TMBR 被拆分為兩個 8 位元的獨立計數器:TMBR [15:8]和 TMBR [7:0]。且兩個獨立的 8 位元是同時遞增計數的。TMBR [15:8]的溢出值由 TBC0 [15:8]所控制,而 TMBR [7:0]的溢出值由 TBC0 [7:0]所控制。這兩個計數器在 TBCLK 的每一個上升沿自動加 1,若 TMBR [15:8]等於 TBC0 [15:8],則 TBCLK 的下一個上升沿會將 TMBR [15:8]變成 0,但中斷旗標 TMBIF 仍維持為 0;若 TMBR [7:0]等於 TBC0 [7:0],則會在 TBCLK 的下一個上升沿將 TMBR [7:0]變成 0,且同時將中斷旗標 TMBIF置<1>,此時若開啓 TMB 中斷功能及全局中斷使能,晶片就會響應 TMB 中斷。該模式是由計數器 TMBR[7:0]I 控制中斷請求,因而在使用該模式時,需要注意設置 TBC0[7:0]的值,以便控制 TMB 中斷向量。該模式的計數波形示意圖如下圖所示。

此模式的中斷方式計數週期計算方式為:T=TBC0[7:0]\*TMCD/HS\_CK(或 LS\_CK);




圖 10-4 計數方式 2 的計數波形示意



### TMB 計數方式 3:

當 TBM 0x40C04[3:2] =11b, TMB 工作於遞增計數模式, TMBR 會分解為兩個計數器: TMBR [15:8]和 TMBR [7:0], 兩者都是遞增計數模式。TMBR [7:0]的溢出值由 TBC0 [7:0]所控制。

TMBR [7:0]會在 TBCLK 的每一個上升沿自動加 1,若 TMBR [7:0]等於 TBC0 [7:0],則 TMBR 會在 TBCLK 的下一個上升沿變成 0。此外,TMBIF 會變成 1 且 TMBR [15:8]會增加 1。此時若開啓 TMB 中斷功能及使能全局中斷,晶片便響應中斷請求。該模式的計數波形示意圖如下圖所示。

此模式中斷方式的計數週期為: T=TBC0[7:0]\*TMCD / HS\_CK(或 LS\_CK);




圖 10-5 計數模式 3 的計數波形示意圖



### 10.1.2. 系統 PWM 功能模式

定時器 B 工作於 PWM 模式,當 TMB 不同的計數方式與不同脈衝寬度調製(PWM)模式選擇器組合使用,可產生多種形式的 PWM 波形。晶片只有兩路 PWM: PWM0/PWM1;可簡單的認為這是兩個 PWM 波形發生器,根據 TMB 不同的計數方式,及 PWM 不同的工作模式,兩者組合便可產生多種形式 PWM 波形。晶片為 PWM 輸出提供多個輸出管腳,每一個 PWM 波形發生器對應 8 個輸出 IO 口,所以 PWM 的使用及輸出比較靈活。但是該功能需要搭配 TMB 使用,也即是需要開啓 TMB 及設置 TMB 的計數週期值。

兩路 PWM 波形(PWMO/PWM1)都具有多種工作模式: PWMA、 PWMB、PWMC、PWMD、PWME、PWMF、PWMG;通過設置暫存器的控制 O0MD 0x40C04[18:16]、O1MD 0x40C04[22:20],分別設置 PWM0、PWM1 的工作模式。暫存器的控制位元 O1PMR 0x40C04[23]、O0PMR 0x40C04[19]的設置,可改變 PWM 輸出波形的相位。可透過 PWM 工作模式旗標暫存器 0x40C08[21:16]查看當前的 PWM 工作模式,旗標為 1 標明該工作模式被使能。暫存器的控制位 TBC1 0x40C10[15:0]/TBC2 0x40C10[31:16]分別為 PWM0/PWM1 的占空比控制器,設置 TBC1/TBC2 的值,可調節輸出 PWM 的占空比。

晶片為每一路 PWM 提供 8 個輸出 IO,對應管腳分佈在 PT1/PT2,由暫存器控制位 PTPW 0x40840[4:2]、PTPW1E 0x40840[1]、PTPW0E 0x40840[0]控制 PWM1、PWM0 的輸出管腳的選擇與開啓。控制 PWM 輸出管腳的開啓與關閉,可以控制到 PWM 的輸出與關閉,若想完全關閉 PWM 功能,只能關閉 TMB。PWM 輸出管腳如表 10-1 所示。

序號	PWM0	PWM1	序號	PWM0	PWM1
PTPW[2:0]	輸出管腳	輸出管腳	PTPW[2:0]	輸出管腳	輸出管腳
000	PT1.0	PT1.1	100	PT2.0	PT2.1
001	PT1.2	PT1.3	101	PT2.2	PT2.3
010	PT1.4	PT1.5	110	PT2.4	PT2.5
011	PT1.6	PT1.7	111	PT2.6	PT2.7

表 10-1 PWM 輸出引腳分佈

#### PWM 初始化操作說明:

- (1) 選擇 PWM 工作模式及占空比、輸出波形相位,即設置暫存器 0x40C04 控制位 O0MD /O0PMR、O1MD/O1PMR,寫入定時計數溢出值至暫存器 0x40C10 控制位 TBC1/TBC2。
- (2) 控制輸出 IO 的使能與關閉,可控制 PWM 的輸出與關閉,若想要完全關閉 PWM,就必 須關閉 TMB。
- (3) 由暫存器 0x40840 控制位 PTPW、PTPW1E、PTPW0E 控制 PWM1、PWM0 的輸出管 腳的選擇與開啟。



- (4) 選擇 TMB 工作時脈源為 HS\_CK 或 LS\_CK(控制位 TMCKS 0x40308[7]),並且做時脈源除頻設置與開啟動作(控制位 ENTD 0x40308[6]與控制位 TMCD 0x40308[5:4])。
- (5) 選擇計數模式,設置暫存器控制位 TBM 0x40C04[3:2]。
- (6) 選擇觸發計數信號源,設置暫存器控制位 TBEBS 0x40C04[1:0],作為定時器,可設置為 00b,即總是啓用,連續計數。.
- (7) 設置定時計數溢出值,設置暫存器控制位 TBC0 0x40C0C[15:0]。
- (8) 設置暫存器 0x40C04[4]=1,即控制位 TBRST 置<1>,清零計數暫存器。
- (9) 設置暫存器 0x40C04[5]=1,即控制位元 TBEN 被置<1>,使能 TMB。

PWM 波形是由 TMBR、TBC0、TBC1、TBC2 組合使用產生的,且工作模式有 7 種不同的模式,因而每種模式的工作條件有所差異,以下針對 7 中模式做出——介紹。兩個獨立的 PWM: PWMO0 和 PWMO1,使用條件與控制是一樣的,所以不做區分介紹。



### PWMA 模式

PWMA 模式是 16 位元 PWM, TMBR 計數值與 TBC1 做比較, PWM 波形週期由 TBC0 控制。

PWM 輸出狀態控制條件:

PWM = 1,當 TMBR [15:0] >= TBC1 [15:0];

PWM = 0,當 TMBR [15:0] < TBC1 [15:0];

PWM 的週期:

PWM Period = TMBR[15:0]\*TMCD / HS\_CK(或 LS\_CK);

PWM 的占空比:

PWM Duty= TBC1/ (TMBR [15:0] +1)

PWM Duty Cycle= ( PWM Duty ) \* (PWM Period) ;




圖 10-6 PWM 模式 A 波形示意圖及計數波形示意圖



### PWMB 模式

PWMB 模式是 16 位元 PWM,TMBR 計數值與 TBC2 做比較,PWM 波形週期值由 TBC0 控制。

PWM 輸出狀態控制條件:

PWM = 1, 當 TMBR [15:0] >= TBC2 [15:0];

PWM = 0,當 TMBR [15:0] < TBC2 [15:0];


PWM 的週期:

PWM Period = TMBR[15:0]\*TMCD / HS\_CK(或 LS\_CK);

PWM 的占空比:

PWM Duty= TBC2/ (TMBR [15:0] +1)

PWM Duty Cycle= (PWM Duty) \* (PWM Period);





### PWMC 模式

PWMC 是一個 8 位元 PWM,TMBR 計數值與 TBC1 [7:0]做比較,在週期值 TBC0 範圍內, 出現多個 PWM 波形。

PWM 輸出狀態控制條件:

PWM = 1,當 TMBR [7:0] >= TBC1 [7:0]。

PWM = 0,當 TMBR [7:0] < TBC1 [7:0]。

PWM 的週期:

PWM Period = TMBR[7:0]\*TMCD / HS\_CK(或 LS\_CK);

PWM 的占空比:

PWM Duty= TBC1[7:0]/(TMBR[7:0]+1)

PWM Duty Cycle= ( PWM Duty ) \* (PWM Period) ;




圖 10-8 PWM 模式 C 波形圖及計數波形示意圖



### PWMD 模式

PWMD 是一個 8 位元 PWM,TMBR 計數值與 TBC2 [7:0]做比較,在週期值 TBC0 範圍內, 出現多個 PWM 波形。

PWM 輸出狀態控制條件:

PWM = 1, 當 TMBR [15:8] >= TBC2 [7:0];

PWM = 0,當 TMBR[15:8] < TBC2[7:0];


PWM 的週期:

PWM Period = TMBR[15:8]\*TMCD / HS\_CK(或 LS\_CK);

PWM 的占空比:

PWM Duty= TBC2 [7:0]/ (TMBR [15:8] +1)

PWM Duty Cycle= (PWM Duty) \* (PWM Period);





#### PWME 模式 (8+8-bit PWM)

將 TMB 計數器設置在 8+8-bit 模式且 PWM 輸出波形選擇 PWME,則可得到 8+8bit PWM 輸出。8+8-bit PWM 由 TMBR[7:0]、TMBR[15:8]、TBC0[7:0]、TBC1[7:0]與 TBC2[7:0]等控制暫存器以及內部數位電路組成。其中 TMBR[7:0]為累進計數器,TBC0[7:0]為 PWM 頻率控制器且當 TMBR[7:0]數至 TBC0[7:0]時 TMBR[15:8]累加 1、TBC1[7:0]為 PWM 工作週期控制器、TBC2[7:0]為 8+8-bit PWM 工作週期微調器。

(※以下波形說明,皆以 O1PMR 或 O0PMR 設定為<0>,反相輸出作為說明)

8+8-bit PWM 工作週期微調器 TBC2[7:0]設置與說明,如 所示。

- 17				TDC	2[7:0]			
設置			1	IBC	2[7:0]	ı	ı	
加權量	01H	02H	04H	08H	10H	20H	40H	80H
PWM 工作週期 (Duty Cycle)微調	1/2	1/4	1/8	1/16	1/32	1/64	1/128	1/256
說明	2 次 TMB 溢位, 一次 N+1 一次 N	4 次 TMB 溢位中, 會有 3 個 N 及 1 個 N+1	8 次 TMB 溢位中, 會有 7 個 N 及 1 個 N+1	16 次 TMB 溢位中, 會有 15 個 N 及 1 個 N+1	32 次 TMB 溢位中, 會有 31 個 N 及 1 個 N+1	64 次 TMB 溢位中, 會有 63 個 N 及 1 個 N+1	128 次 TMB 溢位中, 會有 127 個 N 及 1 個 N+1	256 次 TMB 溢位中, 會有 255 個 N 及 1 個 N+1

表 10-1 工作週期微調器設置表

工作週期微調器 TBC2[7:0]說明,其中 N 為工作週期的寬度(註:N = TBC1[7:0])

#### (A)基本型

- (01)TBC2[7:0]設置 01h,使得 PWM 工作週期的波形發生 N+1 與 N 輸出。即是產生以 2 個輸出週期為一組的波形,其中 1 個輸出 N 後接著輸出 1 個 N+1。
- (02)TBC2[7:0]設置 02h,使得 PWM 工作週期的波形發生 N+1 與 N 輸出。即是產生以 4 個輸出週期為一組的波形,其中連續輸出 3 個 N 後接著輸出 1 個 N+1。
- (03)TBC2[7:0]設置 04h,使得 PWM 工作週期的波形發生 N+1 與 N 輸出。即是產生以 8 個輸出週期為一組的波形,其中連續輸出 7 個 N 後接著輸出 1 個 N+1。
- (04)TBC2[7:0]設置 08h,使得 PWM 工作週期的波形發生 N+1 與 N 輸出。即是產生以 16 個輸出週期為一組的波形,其中連續輸出 15 個 N 後接著輸出 1 個 N+1。
- (05)TBC2[7:0]設置 10h,使得 PWM 工作週期的波形發生 N+1 與 N 輸出。即是產生以 32 個輸出週期為一組的波形,其中連續輸出 31 個 N 後接著輸出 1 個 N+1。
- (06)TBC2[7:0]設置 20h,使得 PWM 工作週期的波形發生 N+1 與 N 輸出。即是產生以 64 個輸出週期為一組的波形,其中連續輸出 63 個 N 後接著輸出 1 個 N+1。
- (07)TBC2[7:0]設置 40h,使得 PWM 工作週期的波形發生 N+1 與 N 輸出。即是產生以 128 個輸出週期為一組的波形,其中連續輸出 127 個 N 後接著輸出 1 個 N+1。



(08)TBC2[7:0]設置 80h,使得 PWM 工作週期的波形發生 N+1 與 N 輸出。即是產生以 256 個輸出週期為一組的波形,其中連續輸出 255 個 N 後接著輸出 1 個 N+1。

### (B)邏輯運算 OR 疊合型

(1/2+1/4,1/2+1/8,~,1/2+1/4+1/8+1/16+1/32+1/64+1/128,1/2+1/4+1/8+1/16+1/32+1/64+1/2 56 說明與表示)

- (01)TBC2[7:0]設置 03h(1/2+1/4),使得 PWM 工作週期的波形發生 N+1 與 N 輸出。即是產生以 4 個輸出週期為一組的波形,其中會有 1 個輸出 N 另 3 個則為 N+1。
- (02)TBC2[7:0]設置 05h(1/2+1/8),使得 PWM 工作週期的波形發生 N+1 與 N 輸出。即是產牛以 8 個輸出週期為一組的波形,其中會有 3 個輸出 N 另 5 個則為 N+1。
- (03)TBC2[7:0]設置 09h(1/2+1/16),使得 PWM 工作週期的波形發生 N+1 與 N 輸出。即是產生以 16 個輸出週期為一組的波形,其中會有 7 個輸出 N 另 9 個則為 N+1。
- (04)TBC2[7:0]設置 11h(1/2+1/32),使得 PWM 工作週期的波形發生 N+1 與 N 輸出。即是產生以 32 個輸出週期為一組的波形,其中會有 15 個輸出 N 另 17 個則為 N+1。
- (05)TBC2[7:0]設置 21h(1/2+1/64), 使得 PWM 工作週期的波形發生 N+1 與 N 輸出。即是產生以 64 個輸出週期為一組的波形,其中會有 31 個輸出 N 另 33 個則為 N+1。
- (06)TBC2[7:0]設置 41h(1/2+1/128),使得 PWM 工作週期的波形發生 N+1 與 N 輸出。即是產生以 128 個輸出週期為一組的波形,其中會有 63 個輸出 N 另 67 個則為 N+1。
- (07)TBC2[7:0]設置 81h(1/2+1/256),使得 PWM 工作週期的波形發生 N+1 與 N 輸出。即是產生以 256 個輸出週期為一組的波形,其中會有 127 個輸出 N 另 129 個則為 N+1。
- (08)TBC2[7:0]設置 07h(1/2+1/4+1/8),使得 PWM 工作週期的波形發生 N+1 與 N 輸出。即是產生以 8 個輸出週期為一組的波形,其中會有 1 個輸出 N 另 7 個則為 N+1。
- (09)TBC2[7:0]設置 0Fh(1/2+1/4+1/8+1/16), 使得 PWM 工作週期的波形發生 N+1 與 N 輸出。 即是產生以 16 個輸出週期為一組的波形,其中會有 1 個輸出 N 另 15 個則為 N+1。
- (10)TBC2[7:0]設置 1Fh(1/2+1/4+1/8+1/16+1/32), 使导 PWM 工作週期的波形發生 N+1 與 N輸出。即是產生以 32 個輸出週期為一組的波形,其中會有 1 個輸出 N 另 31 個則為 N+1。
- (11)TBC2[7:0]設置 3Fh(1/2+1/4+1/8+1/16+1/32+1/64), 使导 PWM 工作週期的波形發生 N+1 與 N 輸出。即是產生以 64 個輸出週期為一組的波形,其中會有 1 個輸出 N 另 63 個則為 N+1。
- (12)TBC2[7:0]設置 7Fh(1/2+1/4+1/8+1/16+1/32+1/64+1/128),使得 PWM 工作週期的波形 發生 N+1 與 N 輸出。即是產生以 128 個輸出週期為一組的波形,其中會有 1 個輸出 N 另 127 個則為 N+1。
- (13)TBC2[7:0]設置 FFh(1/2+1/4+1/8+1/16+1/32+1/64+1/128+1/256),使得 PWM 工作週期的波形發生 N+1 與 N 輸出。即是產生以 256 個輸出週期為一組的波形,其中會有 1 個輸出 N 另 255 個則為 N+1。



下表 10-2、圖 10-10 部分列出 TBC2[7:0]在不同設置下,8+8-bit PWM 波形變化以供使用者參考。

8-	+8bit P\	۷M									TBN	溢位	次數								
型態	TB C2 [7:0]	邏 輯 運 算	0	1	2	3	4	5	6	7	8	9	1 0	~	1 2 7	1 2 8	~	2 5 2	2 5 3	2 5 4	2 5 5
	0X01	1/2	N	N +1	N	N +1	N	N +1	N	N +1	N	N +1	N	~	N +1	N	~	N	N +1	N	N +1
	0X02	1/4	N	N	N +1	N	N	N	N +1	N	N	N	N +1	~	N	N	~	N	N	N +1	N
基	0X04	1/8	N	N	N	N	N +1	N	N	N	N	N	N	~	N	N	~	N +1	N	N	N
本波	0X08	1/16	N	N	N	N	N	N	N	N	N +1	N	N	~	N	N	~	N	N	N	N
形	0X10	1/32	N	N	N	N	N	N	N	N	N	N	N	~	N	N	~	N	N	N	N
/12	0X20	1/64	N	N	N	N	N	N	N	N	N	N	N	~	N	N	~	N	N	N	N
	0X40	128	N	N	N	N	N	N	N	N	N	N	N	~	N	N	~	N	N	N	N
	0X80	1/ 256	N	N	N	N	N	N	N	N	N	N	N	~	N	N +1	۲	N	N	N	N
	0X03	3/4	N	N +1	N +1	N +1	N	N +1	N +1	N +1	N	N +1	N +1	~	N +1	N	~	N	N +1	N +1	N +1
邏	0X05	5/8	N	N +1	N	N +1	N +1	N +1	N	N +1	N	N +1	N	~	N +1	N	٠	N +1	N +1	N	N +1
輯運	0X07	7/8	N	N +1	N	N +1	N	~	N +1	N	~	N +1	N +1	N +1	N +1						
算	0X0F	15/1 6	N	N +1	N	~	N +1	N	١	N +1	N +1	N +1	N +1								
疊	0X85	161/ 256	N	N +1	N	N +1	N +1	N +1	N	N +1	N	N +1	N	~	N +1	N +1	~	N +1	N +1	N	N +1
形	0X8F	241/ 256	N	N +1	N	~	N +1	N +1	~	N +1	N +1	N +1	N +1								
	0XFF	255/ 256	N	N +1	~	N +1	N +1	~	N +1	N +1	N +1	N +1									

表 10-2PWME 輸出波形示意表




圖 10-10PWME 輸出波形示意圖



### PWME 輸出操作說明

### (A)初始化 PWME 頻率與工作週期設置:

- (01)設置暫存器的控制位 TMCKS 0x40308[7]可選擇 TMB 的工作頻率源,設置控制位 TMCD 0x40308[5:4]以決定 TMB 工作頻率。
- (02)設置暫存器的控制位 TBM 0x40C04[3:2]設置為<11>,將 TMB 規劃為 8+8-bit 計數器。
- (03)設置暫存器的控制位 O0MD 0x40C04[18:16]或控制位 O1MD 0x40C04[22:20]設置為 <100>使輸出波形為 PWME。
- (04)將 TBEBS 0x40C04[1:0]設置<00>以選擇觸發計數信號為總是啓用(Always Enable), 即循環計數。
- (05)寫入數據至 TBC0[7:0],以決定 PWM 之頻率。
- (06)寫入數據至 TBC1[7:0],以決定 PWM 之工作週期(Duty Cycle)。
- (07) 寫入數據至 TBC2[7:0],以決定 PWM 之工作週期(Duty Cycle)微調方式。
- (08)將 TBEN 0x40C04[5]設置<1>啓用計數器。

#### (B)產生 PWME 波形:

- (01)當 TMBR[7:0]計數數值至等於 TBC1[7:0]時,使得 PWME 狀態由 0→1。
- (02)當 TMBR[7:0]再計數數值至等於 TBC0[7:0]時,使得 PWME 狀態由 1→0;
- (2.1)並產生溢位事件使得 TMBIF 0x40004[1]置<1>並歸零重新遞增計數,此時 TMBIE 0x40004[17]設置<1>則會產生中斷事件服務。
- (2.2)此時, TBC2[7:0]所設置的數據,將使調整 PWME 輸出為 N+1 與 N,其中 N=TBC1[7:0]。

#### (C)PWM 輸出控制:

(01)設置 O0PMR 0x40C04[19]或 O1PMR 0x40C04[23]以決定引腳輸出波形是否反相。將 PTPW0E 0x40840[0]或 PTPW1E 0x40840[1]設置為<1>,將 PWM 波形之引腳為輸出狀態,且 PTPW 0x40840 [4:2]選擇適當的 PWM 波形輸出腳位將 TBEN 0x40C04[5]設置<0>則關閉計數器與 PWM 輸出。

#### PWME 頻率與工作週期計算公式:

(02)微調即是當工作週期出現 N+1 情況時有效,公式如下: <X>代表 TBC2 的每個位元 微調=< 0 >X128+< 1 >X64+< 2 >X32+< 3 >X16+< 4 >X8+< 5 >X4+< 6 >X2+< 7 >



### PWMF 模式

PWMF 是一個 16 位元 PWM, TMBR 計數值與 TBC1 及 TBC2 做比較,且 TBC2 的值必須大於 TBC1 的值,TMBR 不斷號增至溢出。

### PWM 輸出狀態控制條件:

PWM = 1,當 TBC1[15:0] =< TMBR[15:0] <= TBC2[15:0];

PWM = 0, 當 TMBR[15:0] > TBC2[15:0]或 TMBR[15:0] <= TBC1[15:0];

PWM=1 的時間為 t = tclock x (TBC2 - TBC1);

### PWM 的调期值:

PWM Period = TMBR[15:0]\*TMCD / HS\_CK(或 LS\_CK);

### PWM 的占空比:

PWM Duty= (TBC2-TBC1)/(TMBR[15:0]+1)

PWM Duty Cycle= ( PWM Duty ) \* (PWM Period) ;




圖 10-10 PWM 模式 F 波形圖及計數波形示意圖



### PWMG 模式

PWMG 是 16 位元的 PWM 模式,且輸出波形占空比為 50%,即是輸出 PFD 波形。TMBR 計數值不與 TBC1/TBC2 做比較,且輸出波形的週期值至於 TBC0 相關。

### PWM 的週期值:

PWM Period = TBC0[15:0]\*TMCD / HS\_CK(或 LS\_CK);




圖 10-11 PWM 模式 G 波形圖及計數波形示意圖

### 10.2. 暫存器位址

TMB Register Address	31	24	23	16	15	8	7	0	
TMA Base Address + 0X04(0X40C04)	MASK1		REG1		MASK0		REG0		
TMA Base Address + 0X08(0X40C08)	-		REG2		TBCR		TBCR		
TMA Base Address + 0X0C(0X40C0C)		-		-		TBC0		TBC0	
TMA Base Address + 0X10(0X40C10)	TB	C2	TB	C2	TB	C1	TE	3C1	

### - 保留

### 10.3. 暫存器功能

### 10.3.1. Timer B 暫存器 TMBCR0

	TMB Base Address + 0X04 (0X40C04)											
Symbol	TMBCR0(TMB Control Register 0)											
Bit	[31:24]	[31:24] [23] [22:20] [19] [18:16]										
名稱	MASK	O1P	MR	O1MD	O0PMR	O0MD						
RW	R0W-0			RW	<b>/-</b> 0							
Bit	[15:08]	[7:6]	[05]	[04]	[03:02]	[01:00]						
名稱	MASK	-	TBEN	TBRST	TBM	TBEBS						
RW	R0W-0	-			RW-0							



位元	名稱	描述	
		PWM1	波形輸出相位控制
Bit[23]	O1PMR	0	反相輸出
		1	正常輸出
		PWM1	工作模式選擇
		000	PWMA
		001	PWMB
		010	PWMC
Bit[22-20]	O1MD	011	PWMD
		100	PWME
		101	PWMF
		110	PWMG
		111	PWMG
			波形輸出相位控制
Bit[19]	O0PMR	0	反相輸出
		1	正常輸出
		PWM0	工作模式選擇
		000	PWMA
		001	PWMB
		010	PWMC
Bit[18-16]	O0MD	011	PWMD
		100	PWME
		101	PWMF
		110	PWMG
		111	PWMG
D::ro=1	<b>TD E 1</b> 1		3 開啓控制
Bit[05]	TBEN	0	關閉
		1	開啓
		Timer E	
Bit[04]	TBRST	0	正常
		1	清零 Timer B 計數寄存器 TMBR ,完成後自動置為 0

位元	名稱	描述	
		Timer E	B 計數模式選擇
		00	16-bit 遞增計數器,鋸齒波類型的計數方式,以步長為 1 遞增至最大值 TBC0
		01	16-bit 遞增遞減計數器,三角波類型的計數方式,
		UI	以步長為 1 先遞增至最大值 TBC0 後再由最大值遞減至 0
Bit[03~02]	ТВМ	10	2 個獨立 8Bit 遞增計數器 TMBR[15:8]及 TMBR[7:0], 鋸齒波類型的計數方式,
		10	兩個計數器以步長為 1,同時遞增計數至最大值 TBC0[15:8]及 TBC0[7:0]
			2 個 8Bit 遞增計數器 TMBR[15:8]及 TMBR[7:0],步長為 1 的鋸齒波類型計數方
		11	式,當計數器 TMBR[7:0]遞增計數溢出後,計數器 TMBR[15:8]才自動加 1,
			且 TMBR[7:0]又從 0 開始遞增計數
		Timer E	3 計數觸發模式選擇
		00	1 總是啓用,連續計數方式
Bit[01~00]	TBEBS	01	CMPO 多功能比較器輸出高電位觸發
		10	OPOD 運算放大器輸出高電位觸發
		11	CPI1 Timer C 的輸出 CPI1 高電位觸發



### 10.3.2. Timer B 暫存器 TMBCR1

	TMB Base Address + 0X08 (0X40C08)											
Symbol	TMBCR1(TMB Control Register 1)											
Bit	[31:22] [21] [20] [19] [18] [17] [16]											
名稱	- PWMF PWME PWMD PWMC PWMB PWMA											
RW	-			R-	X							
Bit			[15:0	0]								
名稱	TMBR											
RW			R-X									

位元	名稱	描述
		PWM A/B/C/D/E/F 工作模式狀態旗標
Bit[21-16]	PWM Flag	0 正常
		1 啓用
Bit[15-00]	TMBR	Timer B 16-bit 計數值

### 10.3.3. Timer B 暫存器 TMBCOD

TMB Base Address + 0X0C (0X40C0C)				
Symbol	TMBCOD(TMB Counter Overflow Condition Register )			
Bit	[31:16]			
名稱	-			
RW	-			
Bit	[15:00]			
名稱	TBC0:Timer B Overflow Condition			
RW	RW-0XFFFF			

位元	名稱	描述
Bit[15-00]	TBC0	Timer B 計數溢出門限值

### 10.3.4. Timer B 暫存器 TMBCR0

TMB Base Address + 0X10 (0X40C10)			
Symbol	PWMDOD(PWM Counter Overflow Condition Control Register)		
Bit	[31:16]		
名稱	TBC2: PWM1 占空比 計數溢出值		
RW	RW-0XFFFF		
Bit	[15:00]		
名稱	TBC1: PWM0 占空比 計數溢出值		
RW	RW-0XFFFF		

位元	名稱	描述
Bit[31-16]	TBC2	PWM1 占空比 計數溢出值
Bit[15-00]	TBC1	PWM0 占空比 計數溢出值



### 11. 定時器 Timer B2

#### 11.1. 整體總說明

Timer B2 為 HY16F198B 的第二組 Timer B,操作方法與 Timer B 完全相同,詳細使用 方法可參考 CH10 的 TimerB 章節。




圖 11-1 定時計數器 B2 方框圖



### 11.2. 暫存器位址

TMB2 Register Address	31 24	23 16	15 8	7 0
TMA Base Address + 0X24(0X40C24)	MASK1	REG1	MASK0	REG0
TMA Base Address + 0X28(0X40C28)	-	REG2	TB2CR	TB2CR
TMA Base Address + 0X2C(0X40C2C)	-	-	TB2C0	TB2C0
TMA Base Address + 0X30(0X40C30)	TB2C2	TB2C2	TB2C1	TB2C1

#### 11.3. 暫存器功能

### 11.3.1. Timer B2 暫存器 TMB2CR0

	TMB2 Base Address + 0X24 (0X40C24)							
Symbol	TMB2CR0(TMB2 Control Register 0)							
Bit	[31:24]	[23]	[22	:20]	[19]	[18:	:16]	
名稱	MASK	O3PMR O3MD O2PMR O2MD						
RW	R0W-0		RW-0					
Bit	[15:8]	[7] [6] [5] [4] [3:2] [1:0]						
名稱	MASK	TB2EN TB2RST TB2M TB2EBS						
RW	R0W-0	- RW-0						

位元	名稱	描述		
		PWM3 波形	輸出相位控制	
Bit[23]	O3PMR	0	反相輸出	
		1	正常輸出	
		PWM3 工作	莫式選擇	
		0	PWMA	
		1	PWMB	
		2	PWMC	
Bit[22-20]	O3MD	O3MD	3	PWMD
		4	PWME	
		5	PWMF	
		6	PWMG	
		7	PWMG	
		PWM2 波形	輸出相位控制	
Bit[19]	O2PMR	0	反相輸出	
		1	正常輸出	

位元	名稱	描述	
		PWM2 工作	模式選擇
		0	PWMA
		1	PWMB
		2	PWMC
Bit[18-16]	O2MD	3	PWMD
		4	PWME
		5	PWMF
		6	PWMG
		7	PWMG
		Timer B2 開	
Bit[05]	TB2EN	0	關閉
		1	開啓
Bit[04]	TB2RST	Timer B2 復	位



		0	正常
		1	清零 Timer B2 計數寄存器 TB2R ,完成後自動置為 0
		Timer B2 計	數模式選擇
		00	16-bit 遞增計數器,鋸齒波類型的計數方式,以步長為 1 遞增至最大值
			TB2C0
		01	16-bit 遞增遞減計數器,三角波類型的計數方式,
		01	以步長為 1 先遞增至最大值 TB2C0 後再由最大值遞減至 0
Bit[03~02]	TB2M		2 個獨立 8Bit 遞增計數器 TB2R[15:8]及 TB2R[7:0], 鋸齒波類型的計數方
		10	式,兩個計數器以步長為 1,同時遞增計數至最大值 TB2C0[15:8]及
			TB2C0[7:0]
			2 個 8Bit 遞增計數器 TB2R[15:8]及 TB2R[7:0],步長為 1 的鋸齒波類型計數
		11	方式,當計數器 TB2R[7:0]遞增計數溢出後,計數器 TB2R[15:8]才自動加 1,
			且 TB2R[7:0]又從 0 開始遞增計數
		Timer B2 計	數觸發模式選擇
	TB2EBS	00	1 總是啓用,連續計數方式
Bit[01~00]		01	CMPO 多功能比較器輸出高電位觸發
		10	OPOD 運算放大器輸出高電位觸發
		11	CPI3 Timer C2 的輸出 CPI1 高電位觸發

#### 11.3.2. Timer B2 暫存器 TMB2CR1

TMB2 Base Address + 0X28 (0X40C28)									
Symbol		TMB2CR1(TMB2 Control Register 1)							
Bit	[31:22] [21] [20] [19] [18] [17] [16]								
名稱	- PWMF PWME PWMD PWMC PWMB PWMA								
RW	- R-X								
Bit	[15:00]								
名稱	TMB2R								
RW			R-X						

位元	名稱	描述	
		PWM A/B/	C/D/E/F 工作模式狀態旗標
Bit[21-16]	PWM Flag	0	正常
		1	啓用
Bit[15-00]	TMB2R	Timer B2 1	6-bit 計數值

# 11.3.3. Timer B2 暫存器 TMB2COD

	TMB2 Base Address + 0X2C (0X40C2C)						
Symbol	TMB2COD(TMB2 Counter Overflow Condition Register )						
Bit	[31:16]						
名稱	-						
RW	•						
Bit	[15:00]						
名稱	TB2C0:Timer B Overflow Condition						
RW	RW-0XFFFF						

位元	名稱	描述
Bit[15-0]	TB2C0	Timer B2 計數溢出門限值



# 11.3.4. Timer B2 暫存器 PWM2DOD

	TMB2 Base Address + 0X30 (0X40C30)						
Symbol	PWM2DOD(PWM Counter Overflow Condition Control Register)						
Bit	[31:16]						
名稱	TB2C2: PWM3 占空比 計數溢出值						
RW	RW-0XFFFF						
Bit	[15:00]						
名稱	TB2C1: PWM2 占空比 計數溢出值						
RW	RW-0XFFFF						

位元	名稱	描述
Bit[31-16]	TB2C2	PWM3 占空比 計數溢出值
Bit[15-00]	TB2C1	PWM2 占空比 計數溢出值

#### 11.3.5. Timer B2 暫存器 TMB2CR2

TMB2 Base Address + 0X34 (0X40C34)									
Symbol		TMB2CR1(TMB2 Control Register 2)							
Bit	[31:24]	[23]	[22]	[21:20]	[19:16]				
名稱	- CPI3R RSV CPI3S RSV								
RW	- RW-0 - RW-0 -								
Bit	[15:00]								
名稱	RSV								
RW			R-0						

位元	名稱	描述	
		Timer B2 T	Cl3 Input Mode Control
Bit[23]	CPI3R	0	Level Trigger
		1	上升源觸發
	CPI3S	Timer C Ch	annel3 觸發源控制
		00	比較器輸出
Bit[21:20]		01	Rail-to-Rail OPA 輸出
		10	LS_CK 低速震盪
		11	TCI3 From GPIO



### 12. 定時器 Timer C

#### 12.1. 整體總說明

定時器 C 是設計用來做捕捉的功能,可用於執行頻率測量、事件計數、間隔時間測量等功能,可以在計數溢出時產生中斷信號。在使用時需要配合 TMB 計數暫存器一起使用。




圖 12-1 TMC 功能方框圖



#### TMC 時脈源選擇

TMC 的時脈源與 TMB 一致,都是由 HS\_CK 或 LS\_CK 經過除頻器產生時脈源 TBCLK。使能控制位元 TCEN[0]的設置,可開啓或關閉 TMC 捕捉功能。

#### TMC 捕捉計數值

TMC 的捕捉計數值是由 TMB 來計數器暫存器的控制位 TMBR 0x40C08[15:0]完成,當 Timer B 啓動後 TMBR 即開始計數,而 CPI1P 發生觸發後將 TMBR 的值放置 TCR0 並發生中斷(TMC0IF), CPI2P 發生觸發後將 TMBR 的值放置 TCR1 並發生中斷(TMC1IF)。

#### 捕捉比較器 1

捕捉比較器 1 有 4 個捕捉信號輸入源,透過選擇器 CPI1S 0x40C14[21:20]設置輸入信號源: 且輸入信號還需經過除頻器 CP1PS 0x40C14[19:16],除頻器的的設置對輸入信號源進行除頻,可以將輸入信號減慢,這樣可以測量頻率較快的輸入信號。同時可以透過控制器 CPI1P 0x40C14[1]的設置,設置捕捉信號的觸發沿為上升沿或下降沿捕捉。當捕捉事件完成後,可產生中斷信號,中斷旗標 TMC0IF 0x40004[2]被置<1>。

#### 捕捉比較器 1 的捕捉信號輸入源:

輸入信號源符號	功能描述
СМРО	比較器的輸出狀態
OPOD	運算放大器的輸出狀態
LS_CK	晶片低速頻率源
TCI1	從 IO 口輸入

#### 捕捉比較器 1 輸入 IO (當控制位 CPI1S 0x40C14[21:20]=11b 時候):

序號	TCI1	TCI2	序號	TCI1	TCI2
000	PT1.0	PT1.1	100	PT2.0	PT2.1
001	PT1.2	PT1.3	101	PT2.2	PT2.3
010	PT1.4	PT1.5	110	PT2.4	PT2.5
011	PT1.6	PT1.7	111	PT2.6	PT2.7

#### 捕捉比較器 1 的初始化操作:

- (1) 選擇 TMC 工作時脈源 TBCLK。
- (2) 設置捕捉信號輸入源及輸入信號源除頻值,即設置 CPI1S、CP1PS 的值。
- (3) 設置捕捉信號觸發沿,即是設置 CPI1P 的值。
- (4) 若是選擇 TCI1 作為捕捉信號輸入源,需要設置輸入 IO,配置對應 IO 作為輸入模式。
- (5) 若使用中斷功能,需使能 TMC0IE 0x40004[18]=<1>;並使能全局中斷 GIE=<1>。
- (6) 啓動 TMC 功能, 使能 TCEN 0x40C14[0]=<1>。



#### 捕捉比較器 2

捕捉比較器 2 具有 2 個捕捉信號輸入源,透過選擇器 CPSS 0x40C14[22]設置不同輸入信號源,但其輸入信號無須經過除頻器。透過控制器 CPI2P 0x40C14[2]可設置信號捕捉觸發沿為上升沿或下降沿捕捉。當捕捉事件完成後,可產生中斷信號,中斷旗標 TMC1IF 0x40004[3]被置<1>。

捕捉比較器 2 的捕捉信號輸入為:從 IO 口輸入;與捕捉比較器 1 的輸入源一致;

#### 捕捉比較器 2 的初始化操作:

- (1) 選擇 TMC 工作時脈源 TBCLK。
- (2) 設置捕捉信號輸入源,即設置 CPSS 0x40C14[22]的值。
- (3) 設置捕捉信號觸發沿,即是設置 CPI2P 0x40C14[2]的值。
- (4) 若是選擇 TCI2 作為捕捉信號輸入源,需要設置輸入 IO,配置對應 IO 作為輸入模式。
- (5) 若使用中斷功能,需使能 TMC1IE 0x40004[19]=<1>; 且使能全局中斷 GIE=<1>。
- (6) 啓動 TMC 功能, 使能 TCEN 0x40C14[0]=<1>。

#### 12.2. 暫存器位址

TMC Register Address	31	24	23	16	15	8	7	0
TMC Base Address + 0X14(0X40C14)	MASK1		REG1		MASK0		RE	G0
TMC Base Address + 0X18 (0X40C18)	TC	R1	TC	R1	TC	R0	TC	R0

#### 12.3. 暫存器功能

#### 12.3.1. Timer C 暫存器 TMCCR0

	TMC Base Address + 0X14 (0X40C14)							
Symbol	TMCCR0(TMC Control Register 0)							
Bit	[31:24] [23] [22] [21:20] [19:16]							
名稱	MASK	CPI1R	CPSS	CPI1S	CP1PS			
RW	R0W-0 RW-0							
Bit	[15:08]		[7:3]			[1]	[0]	
名稱	MASK		-		CPI2P	CPI1P	TCEN	
RW	R0W-0		-			RW-0		

位元	名稱	描述					
		Timer B TCI1 輸入模式控制					
Bit[23]	CPI1R	0	Level Trigger				
		1	上升源觸發				
		Capture 2	(Timer C Channel 2)捕捉觸發源選擇				
Bit[22]	CPSS	0	TCI2 來自 GPIO 口的輸入				
		1	與 Capture 1 (Channel 1)—樣的捕捉觸發源				
		Capture 1	(Timer C Channel 1)捕捉觸發源選擇				
		00	CMPO 比較器輸出				
Bit[21~20]	CPI1S	01	(Rail-to-Rail OPAMP)OPOD 輸出				
		10	低頻時脈源 LS_CK				
		11	TCI1 來自 GPIO 口的輸入				



位元	名稱	述	
		apture1 觸發源的除頻器設置	
		0000 CPI1 Frequency/1	
		0001 CPI1 Frequency/2	
		0010 CPI1 Frequency/4	
		0011 CPI1 Frequency/8	
		0100 CPI1 Frequency/16	
		0101 CPI1 Frequency/32	
		0110 CPI1 Frequency/64	
Bit[19~16]	CP1PS	0111 CPI1 Frequency/128	
		1000 CPI1 Frequency/256	
		1001 CPI1 Frequency/512	
		1010 CPI1 Frequency/1024	
		1011 CPI1 Frequency/2048	
		1100 CPI1 Frequency/4096	
		1101 CPI1 Frequency/8192	
		1110 CPI1 Frequency/16384	
		1111 CPI1 Frequency/32768	
		apture2 觸發源設置	
Bit[02]	CPI2P	0 上升源觸發	
		1 下降源觸發	
		apture1 觸發源設置	
Bit[01]	CPI1P	0 上升源觸發	
		1 下降源觸發	
		mer C 開啓控制	
Bit[00]	TCEN	0 關閉(但不清零 TCR1 及 TCR2)	
		1 開啓	

### 12.3.2. Timer C 暫存器 TMCCR1

	TMA Base Address + 0X18 (0X40C18)						
Symbol	TMCCR1(TMC Control Register 1)						
Bit	[31:16]						
名稱	TCR1						
RW	R-X						
Bit	[15:00]						
名稱	TCR0						
RW	R-X						

位元	名稱	描述
Bit[31-16]	TCR1	Capture2 頻率捕捉計數器
Bit[15-00]	TCR0	Capture1 頻率捕捉計數器



#### 13. 通用 GPIO PT1 管理

#### 13.1. 整體總說明

PT1 具有 8 個 IO 引腳,可以作為通用的普通 IO 口,亦可複用為捕捉比較器、SPI、IIC、UART、比較器、PWM 及外部中斷等功能模塊的輸入或輸出 IO 口。針對不同的複用,需要做不同的設置。




圖 13-1 PT1 功能方框圖




圖 13-2 PT1 中斷功能方框圖

PT1 具有輸入、輸出、內部上拉電阻及作為外部中斷輸入口的功能,且分別有不同的控制器來設置。

#### 内部上拉電阻

控制器 PT1PU 0x40800[23:16]可設置每個 IO 口的内部上拉電阻的開啟與關閉,每一位元對應一個 IO 口引腳。當 IO 口對應位元被置<1>,則開啟内部上拉電阻,若被置<0>,則關閉内部上拉電阻。IO 口作為輸入模式時,若外部沒有上拉電阻,必須開啟内部上拉電阻,尤其在低功耗模式時,可以防止漏電,而增加功耗。作為類比信號輸入口時,不用開啟内部上拉電阳。



#### 輸出模式

控制器 PT1OE 0x40800[7:0]可設置每個 IO 口輸出模式的開啟與關閉,每一位元對應一個 IO 口引腳。當 IO 口對應位元被置<1>,則開啟對應 IO 口輸出模式;若被置<0>,則關閉輸出模式。透過控制位元 PT1DO 0x40804[7:0]來控制對應 IO 口引腳的輸出狀態為 1 或 0。在低功耗模式下,若 IO 必須開啟輸出模式,可根據外圍電路來設置輸出狀態,來減低晶片功耗。此模式下不能開啟 IO 内部上拉電阻,且不能同時開啟輸入、輸出模式,因而在開啟輸出模式時,需要關閉 IO 口的輸入模式。

#### 輸入模式

控制器 PT1IE 0x40804[23:16]可設置每個 IO 口引腳輸入模式的開啟與關閉,每一位元對應一個 IO 口引腳。當控制器對應位元被置<1>,則開啟對應 IO 口引腳的輸入模式;若被置<0>,則關閉輸入模式。透過控制器 PT1DI 0x40808[7:0]可讀取當前對應 IO 引腳的輸入狀態為 1 或 0。當 IO 被設置為輸入模式,若晶片沒有接入外部上拉電阻,則必須開啓晶片內部上拉電阻,不能允許 IO 引腳出現浮接狀態,以免造成晶片產生漏電現象;特別是在低功耗模式下,建議將 IO 引腳設置為輸入模式。作為類比信號輸入口時,不用設置對應 IO 引腳為輸入模式。在開啟輸入模式前,需要關閉對應 IO 引腳的輸出模式。

#### 外部中斷輸入

PT1 具有的 8 個 IO 引腳都可複用為外部中斷輸入引腳。此模式需要將 IO 口設置為輸入模式且使能內部上拉電阻。需要透過控制器 PT1#ITT 0x4080C[23:00]設置外部中斷觸發源的方式,並使能控制位元 PT1IDF 0x4080C[31:24],以使能中斷觸發沿有效。透過控制器 INTPT1 0x40010 使能對應 IO 引腳的中斷響應功能,當外部中斷信號產生時,對應 IO 引腳的中斷旗標被置 1。在使能全局中斷 GIE 及開啓 IO 外部中斷功能的條件下,晶片就馬上暫停當前程式轉去執行 IO 外部中斷程式。

#### 13.2. 暫存器位址

GPIO Register Address	31 24	23 16	15 8	7 0
GPIO base address + 0X00(0X40800)	MASK1	PT1PU	MASK0	PT10E
GPIO base address + 0X04 (0X40804)	MASK3 PT1IE		MASK2	PT1DO
GPIO base address + 0X08(0X40808)	-	-	-	PT1DI
GPIO base address + 0X0C (0X4080C)	PT1IDF	PT1#ITT	PT1#ITT	PT1#ITT

-保留

說明:上列表中#代表 0~7



#### 13.3. 暫存器功能

# 13.3.1. PT1 暫存器 PT1CR0

	GPIO Base Address + 0X00 (0X40800)								
Symbol		PT1CR0 (PT1 Control Register 0)							
Bit	[31:24]	[23]	[22]	[21]	[20]	[19]	[18]	[17]	[16]
名稱	MASK	PT1PU7	PT1PU6	PT1PU5	PT1PU4	PT1PU3	PT1PU2	PT1PU1	PT1PU0
RW	R0W-0				RV	V-0			
Bit	[15:08]	[7]	[6]	[5]	[4]	[3]	[2]	[1]	[0]
名稱	MASK	PT10E7	PT10E6	PT10E5	PT10E4	PT10E3	PT10E2	PT10E1	PT1OE0
RW	R0W-0		RW-0						

位元	名稱	描述
		Port 1 内部上拉控制
Bit[23~16]	PT1PU	0   關閉内部上拉
		1 開啓内部上拉
		Port 1 PAD 輸出模式開啓控制
Bit[07~00]	PT1OE	0   關閉輸出模式
		1 開啓輸出模式

PT1PU: PT1 Pull High Enable PT1OE: PT1 Output Enable

### 13.3.2. PT1 暫存器 PT1CR1

	GPIO Base Address + 0X04 (0X40804)										
Symbol		PT1CR1 (PT1 Control Register 1)									
Bit	[31:24]	[23]	[22]	[21]	[20]	[19]	[18]	[17]	[16]		
名稱	MASK	PT1IE7	PT1IE6	PT1IE5	PT1IE4	PT1IE3	PT1IE2	PT1IE1	PT1IE0		
RW	R0W-0				RV	V-0					
Bit	[15:08]	[7]	[6]	[5]	[4]	[3]	[2]	[1]	[0]		
名稱	MASK	PT1DO7									
RW	R0W-0				RV	V-0					

位元	名稱	描述	
	PT1IE	Port 1	I PAD 輸入模式控制
Bit[23~16]		0	關閉輸入模式
		1	開啓輸入模式
	PT1DO	Port 1	I PAD 輸出狀態値
Bit[07~00]		0	輸出低電位
		1	輸出高電位

PT1IE: PT1 Input Enable PT1DO: PT1 Output Data



### 13.3.3. PT1 暫存器 PT1CR2

	GPIO Base Address + 0X08 (0X40808)										
Symbol	PT1CR2(PT1 Control Register 2)										
Bit				[31:1	16]						
名稱		-									
RW				-							
Bit	[15:8]	[7]	[6]	[5]	[4]	[3]	[2]	[1]	[0]		
名稱	-	- PT1DI7 PT1DI6 PT1DI5 PT1DI4 PT1DI3 PT1DI2 PT1DI1 PT1DI0									
RW	- R-0										

位元	名稱	描述	
		Port1	PAD 輸入狀態値
Bit[7~0]	PT1DI	0	輸入低電位
		1	輸入高電位

PT1DI: PT1 Data Input

### 13.3.4. PT1 暫存器 PT1CR3

	GPIO Base Address + 0X0C (0X4080C)										
Symbol		PT1CR3 (PT1 Control Register 3)									
Bit	[31:24]			[23:21]	[21:18]			[17:16]			
名稱	PT17IDF~ PT1	OIDF	F	PT17ITT	PT16ITT			PT15ITT			
RW	R-0				RW-0						
Bit	[15]	[14	4:12]	[11:9]	[8:6]	[8:6] [5		[2:0]			
名稱	PT15ITT	PT <sup>-</sup>	14ITT	PT13ITT	PT12ITT	ITT PT11ITT		PT10ITT			
RW	RW-0										

位元	名稱	描述						
		PT1.7 中斷條件旗標						
		(舉例:可在進入 Sleep Mode 之前判斷該 bit 為 0b 或 1b.						
		如果為 1b 代表中斷條件可成立, 則進入 Sleep Mode 之後,						
		可以透過 PT1.7 喚醒, 如果為 0b, 則無法透過 PT1.7 喚醒)						
		When PT17ITT=0	Always 0. 說明:當 PT17ITT 設定為 000, 則 Bit[31]=0b					
			Inverse DI.: 說明:進入 Sleep Mode 之前,					
		When PT17ITT=1	當 PT1.7=Low 狀態時候,則此時 Bit[31]=1b					
			Same as DI. 說明: 進入 Sleep Mode 之前,					
		When PT17ITT=2	當 PT1.7=High 狀態時候,則此時 Bit[31]=1b					
		When PT17ITT=3	Same as S1. 說明: PT1.7 有電位變化, 即觸發產生中斷					
Bit[31]	PT17IDF		Same as DI. 說明: 進入 Sleep Mode 之前,					
		When PT17ITT=4	當 PT1.7=High 狀態時候,則此時 Bit[31]=1b					
			Inverse DI. 說明: 進入 Sleep Mode 之前,					
		When PT17ITT=5	當 PT1.7=Low 狀態時候,則此時 Bit[31]=1b					
			Same as DI. 說明: 進入 Sleep Mode 之前,					
		When PT17ITT=6	當 PT1.7=High 狀態時候,則此時 Bit[31]=1b					
			Inverse DI. 說明: 進入 Sleep Mode 之前					
		When PT17ITT=7	當 PT1.7=Low 狀態時候, 則此時 Bit[31]=1b					
Bit[30]	PT16IDF	PT1.6 中斷條件旗標						



		When PT16ITT=0	Always 0
			Inverse DI
		When PT16ITT=2	Same as DI
			Same as S1
		When PT16ITT=4	Same as DI
			Inverse DI
			Same as DI
			Inverse DI
		PT1.5 中斷條件旗標	
			Always 0
			Inverse DI
			Same as DI
			Same as S1
			Same as DI
			Inverse DI
			Same as DI
Bit[29]	PT15IDF		Inverse DI
Dit[20]	1 1 10101	PT1.4 中斷條件旗標	IIIVOIGO DI
			Always 0
			Inverse DI
			Same as DI
			Same as S1
			Same as DI
			Inverse DI
D:4[00]	PT14IDF		Same as DI
Bit[28]	PTTAIDE		Inverse DI
		PT1.3 中斷條件旗標	A1 0
			Always 0
			Inverse DI
			Same as DI
			Same as S1
			Same as DI
			Inverse DI
D:://o=1	DT 4 6 1 D E		Same as DI
Bit[27]	PT13IDF		Inverse DI
		PT1.2 中斷條件旗標	
			Always 0
			Inverse DI
			Same as DI
			Same as S1
			Same as DI
			Inverse DI
			Same as DI
Bit[26]	PT12IDF		Inverse DI
		PT1.1 中斷條件旗標	
		When PT11ITT=0	Always 0
			Inverse DI
		When PT11ITT=2	Same as DI
			Same as S1
		When PT11ITT=4	Same as DI
		When PT11ITT=5	Inverse DI
			Same as DI
Bit[25]	PT11IDF		Inverse DI
		PT1.0 中斷條件旗標	
			Always 0
Bit[24]	PT10IDF		Inverse DI



		When PT10ITT=2	Same as DI						
		When PT10ITT=3	Same as S1						
		When PT10ITT=4	Same as DI	Same as DI					
		When PT10ITT=5	Inverse DI						
		When PT10ITT=6	Same as DI						
		When PT10ITT=7	Inverse DI						
		Port 1.7 選擇中斷觸	發方式						
		000	關閉 GPIO 中斷觸發,不能響應中斷						
D:+[00 04]	DT47ITT	001	上升沿觸發	101	高電位觸發				
Bit[23~21]	PII/III	010	下降沿觸發	110	低電位觸發				
		011	電位變化觸發	111	高電位觸發				
		100	低電位觸發						

位元	2稱	描述							
	HIE								
		000	關閉 GPIO 中斷觸發,不能輸	響應中斷					
D.::500 401		001	上升沿觸發	101	高電位觸發				
Bit[20~18]	PT16ITT	010	下降沿觸發	110	低電位觸發				
		011	電位變化觸發	111	高電位觸發				
		100	低電位觸發						
		Port 1.	5 選擇中斷觸發方式	· ·					
		000	關閉 GPIO 中斷觸發,不能響	響應中斷					
D:+[17 15]	PT15ITT	001	上升沿觸發	101	高電位觸發				
Bit[17~15]	FIIOIII	010	下降沿觸發	110	低電位觸發				
		011	電位變化觸發	111	高電位觸發				
		100	低電位觸發						
		Port 1.	4 選擇中斷觸發方式						
		000	關閉 GPIO 中斷觸發,不能響	響應中斷					
Bit[14~12]	PT14ITT	001	上升沿觸發	101	高電位觸發				
Dit[14~12]		010	下降沿觸發	110	低電位觸發				
		011	電位變化觸發	111	高電位觸發				
		100	低電位觸發						
		Port 1.3 選擇中斷觸發方式							
		000	關閉 GPIO 中斷觸發,不能響	響應中斷					
Bit[11~09]	PT13ITT	001	上升沿觸發	101	高電位觸發				
2.4[1. 00]		010	下降沿觸發	110	低電位觸發				
		011	電位變化觸發	111	高電位觸發				
		100	低電位觸發						
			2 選擇中斷觸發方式						
		000	關閉 GPIO 中斷觸發,不能						
Bit[08~06]	PT12ITT	001	上升沿觸發	101	高電位觸發				
		010	下降沿觸發	110	低電位觸發				
		011	電位變化觸發	111	高電位觸發				
		100	低電位觸發						
		-	1選擇中斷觸發方式	hp 1 MAC					
		000	關閉 GPIO 中斷觸發,不能響						
Bit[05~03]	PT11ITT	001	上升沿觸發	101	高電位觸發				
,		010	下降沿觸發	110	低電位觸發				
		011	電位變化觸發	111	高電位觸發				
Distance and	DT40ITT	100	低電位觸發   0、深深中燃 (細胞)						
Bit[02~00]	PT10ITT	Port 1.	0 選擇中斷觸發方式						



00	g 關閉 GPIO 中斷觸發,不	常響應中斷	
00	1 上升沿觸發	101	高電位觸發
01	) 下降沿觸發	110	低電位觸發
01	<b>1</b> 電位變化觸發	111	高電位觸發
10	<b>」</b> 低電位觸發		

#### 13.4. 類比數位複用功能切換注意事項

PT1.0~PT1.6 除了可以當一般數位功能使用,也可以設置做為類比複用功能,而在做類比數位復用功能切換時候,應該注意到相關的暫存器設定,以避免影響到該引腳的正常功能使用。

舉例 PT1.0/CH1 複用引腳: (PT1.0~PT1.6 皆同下說明)

- 設計為 CH1 input; PT1PU0=PT1OE0=PT1IE0=0b
- 設計為 PT1.0 GPIO Output; PT1IE0=0b, PT1PU0=0b, PT1OE0=1b.
- 設計為 PT1.0 GPIO input ; PT1IE0=1b, PT1PU0=1b, PT1OE0=0b. (PT1PU0=1b 的設定是 input 不浮接)



#### 14. 涌用 GPIO PT2 管理

#### 14.1. 整體總說明

PT2 具有 8 個 IO 引腳,可以作為通用的普通 IO 口,亦可複用為捕捉比較器、SPI、IIC、UART、PWM、外部晶振輸入及外部中斷輸入等功能模塊的輸入或輸出 IO 口。針對不同的複用,需要做不同的設置。




圖 14-1 PT2 功能方框圖




圖 14-2 PT2 中斷功能方框圖

PT2 具有輸入、輸出、內部上拉電阻及作為外部中斷輸入口的功能,且分別有不同的控制器來設置。

#### 内部上拉雷阳

控制器 PT2PU 0x40810[23:16]可設置每個 IO 口的内部上拉電阻的開啟與關閉,每一位元對應一個 IO 口引腳。當 IO 口對應位元被置<1>,則開啓内部上拉電阻,若被置<0>,則關閉內部上拉電阻。IO 口作為輸入模式時,若外部沒有上拉電阻,必須開啓內部上拉電阻,尤其在低功耗模式時,可以防止漏電,而增加功耗。作為類比信號輸入口及外部晶振輸入引腳時,不用開啓內部上拉電阻。注意:PT2.4~PT2.7 作為外部晶振輸入引腳時,不可開啓內部上拉電阻。注意:PT2.4~PT2.7 作為外部晶振輸入引腳時,不可開啓內部上拉電阻,否則晶振不能正常起震。



#### 輸出模式

控制器 PT2OE 0x40810[7:0]可設置每個 IO 口輸出模式的開啟與關閉,每一位元對應一個 IO 口引腳。當 IO 口對應位元被置<1>,則開啟對應 IO 口輸出模式;若被置<0>,則關閉輸出模式。透過控制位元 PT2DO 0x40814[7:0]來控制對應 IO 口引腳的輸出狀態為 1 或 0。在低功耗模式下,若 IO 必須開啟輸出模式,可根據外圍電路來設置輸出狀態,來減低晶片功耗。此模式下不能開啟 IO 内部上拉電阻,且不能同時開啟輸入、輸出模式,因而在開啟輸出模式時,需要關閉 IO 口的輸入模式。注意:PT2.4~PT2.7 作為外部晶振輸入引腳時,必須關閉輸出模式。

#### 輸入模式

控制器 PT2IE 0x40814[23:16]可設置每個 IO 口引腳輸入模式的開啟與關閉,每一位元對應一個 IO 口引腳。當控制器對應位元被置<1>,則開啟對應 IO 口引腳的輸入模式;若被置<0>,則關閉輸入模式。透過控制器 PT2DI 0x40818[7:0]可讀取當前對應 IO 引腳的輸入狀態為 1或 0。當 IO 被設置為輸入模式,若晶片沒有接入外部上拉電阻,則必須開啓晶片內部上拉電阻,不能允許 IO 引腳出現浮接狀態,以免造成晶片產生漏電現象;特別是在低功耗模式下,建議將 IO 引腳設置為輸入模式。作為類比信號輸入口時,不用設置對應 IO 引腳為輸入模式。在開啟輸入模式前,需要關閉對應 IO 引腳的輸出模式。

#### 外部中斷輸入

PT2 具有的 8 個 IO 引腳都可複用為外部中斷輸入引腳。此模式需要將 IO 口設置為輸入模式且使能內部上拉電阻。需要透過控制器 PT2#ITT 0x4081C[23:00]設置外部中斷觸發沿,並使能控制位元 PT2IDF 0x4081C[31:24],以使能中斷觸發沿有效。透過控制器 INTPT2 0x40014 使能對應 IO 引腳的中斷響應功能,當外部中斷信號產生時,對應 IO 引腳的中斷旗標被置 1。在使能全局中斷 GIE 及開啟 IO 外部中斷功能的條件下,晶片就馬上暫停當前程式轉去執行 IO 外部中斷程式。

#### 14.2. 暫存器付址

GPIO Register Address	31	24	23	16	15	8	7	0		
GPIO Base Address + 0X10(0X40810)	MA	SK1	PT2PU		MAS	SK0	PT	20E		
GPIO Base Address + 0X14 (0X40814)	MA	SK3	PT	PT2IE		PT2IE		SK2	PT2DO	
GPIO Base Address + 0X18(0X40818)		-		-		-	PT	2DI		
GPIO Base Address + 0X1C (0X4081C)	PT2	2IDF	PT2	#ITT	PT2	#ITT	PT2	#ITT		

-保留

說明:上列表中#代表 0~7



#### 14.3. 暫存器功能

# 14.3.1. PT2 暫存器 PT2CR0

	GPIO Base Address + 0X10 (0X40810)										
Symbol		PT2CR0 (PT2 Control Register 0)									
Bit	[31:24]	[23]	[22]	[21]	[20]	[19]	[18]	[17]	[16]		
名稱	MASK	PT2PU7	PT2PU6	PT2PU5	PT2PU4	PT2PU3	PT2PU2	PT2PU1	PT2PU0		
RW	R0W-0				RV	V-0					
Bit	[15:08]	[7]	[6]	[5]	[4]	[3]	[2]	[1]	[0]		
名稱	MASK	PT2OE7	PT2OE7 PT2OE6 PT2OE5 PT2OE4 PT2OE3 PT2OE2 PT2OE1 PT2OE0								
RW	R0W-0	RW-0									

位元	名稱	描述	
		Port 2	2 内部上拉控制
Bit[23~16]	PT2PU	0	關閉内部上拉
		1	開啓内部上拉
		Port 2	2 PAD 輸出模式開啓控制
Bit[07~00]	PT2OE	0	關閉輸出模式
		1	開啓輸出模式

PT2PU: PT2 Pull High Enable PT2OE: PT2 Output Enable

### 14.3.2. PT2 暫存器 PT2CR1

			GPIO Ba	se Address	s + 0X14 (C	X40814)			
Symbol			P	T2CR1 (P	T2 Control	Register 1)			
Bit	[31:24]	[23]	[22]	[21]	[20]	[19]	[18]	[17]	[16]
名稱	MASK	PT2IE7	PT2IE7 PT2IE6 PT2IE5 PT2IE4 PT2IE3 PT2IE2 PT2IE1 PT2IE0						
RW	R0W-0				RV	V-0			
Bit	[15:08]	[7]	[6]	[5]	[4]	[3]	[2]	[1]	[0]
名稱	MASK	PT2DO7	PT2DO7   PT2DO6   PT2DO5   PT2DO4   PT2DO3   PT2DO2   PT2DO1   PT2DO0						
RW	R0W-0				RV	V-0			

位元	名稱	描述	
		Port 2	PAD 輸入模式開啓控制
Bit[23~16]	PT2IE	0	關閉輸入模式
		1	開啓輸入模式
		Port 2	PAD 輸出狀態値
Bit[7~00]	PT2DO	0	輸出低電位
		1	輸出高電位

PT2IE: PT2 Input Enable PT2DO: PT2 Output Data



### 14.3.3. PT2 暫存器 PT2CR2

	GPIO Base Address + 0X18 (0X40818)								
Symbol				PT2CR2	(PT2 Contro	ol Register 2	2)		
Bit					[31:16]				
名稱					-				
RW					-				
Bit	[15:8]	[7]	[6]	[5]	[4]	[3]	[2]	[1]	[0]
名稱	-	- PT2DI[7] PT2DI[6] PT2DI[5] PT2DI[4] PT2DI[3] PT2DI[2] PT2DI[1] PT2DI[0]							
RW	-	D 0							

位元	名稱	苗述	
		Port2 PAD 輸入狀態值	
Bit[7~0]	PT2DI	0 輸入低電位	
		1 輸入高電位	

PT2DI: PT2 Data Input

### 14.3.4. PT2 暫存器 PT2CR3

			GPIO Ba	se Address + 0	X1C (0X4081C)			
Symbol				PT2CR3 (PT2 C	ontrol Register 3)	)		
Bit	[31:24]			[23:21]	[21:18]			[17:16]
名稱	PT27IDF~ PT2	PT27IDF~ PT20IDF PT27ITT PT26ITT PT25ITT						
RW	R-0				RW-0			
Bit	[15]	[14	4:12]	[11:9]	[8:6]	[5	5:3]	[2:0]
名稱	PT25ITT PT24ITT PT23ITT PT22ITT PT21ITT PT20ITT							
RW	RW-0							

位元	名稱	描述	
		PT2.7 中斷條件旗標	
		(舉例:可在進入 Slee	ep Mode 之前判斷該 bit 為 0b 或 1b.
		如果為 1b 代表中斷條	条件可成立,則進入 Sleep Mode 之後,
		可以透過 PT2.7 喚醒	,如果為 0b,則無法透過 PT2.7 喚醒)
		When PT27ITT=0	Always 0. 說明:當 PT27ITT 設定為 000, 則 Bit[31]=0b
			Inverse DI.: 說明:進入 Sleep Mode 之前,
		When PT27ITT=1	當 PT2.7=Low 狀態時候,則此時 Bit[31]=1b
			Same as DI. 說明: 進入 Sleep Mode 之前,
		When PT27ITT=2	當 PT2.7=High 狀態時候,則此時 Bit[31]=1b
		When PT27ITT=3	Same as S1. 說明: PT2.7 有電位變化, 即觸發產生中斷
Bit[31]	PT27IDF		Same as DI. 說明: 進入 Sleep Mode 之前,
		When PT27ITT=4	當 PT2.7=High 狀態時候,則此時 Bit[31]=1b
			Inverse DI. 說明: 進入 Sleep Mode 之前,
		When PT27ITT=5	當 PT2.7=Low 狀態時候,則此時 Bit[31]=1b
			Same as DI. 說明: 進入 Sleep Mode 之前,
		When PT27ITT=6	當 PT2.7=High 狀態時候,則此時 Bit[31]=1b
			Inverse DI. 說明: 進入 Sleep Mode 之前
		When PT27ITT=7	當 PT2.7=Low 狀態時候,則此時 Bit[31]=1b
		PT2.6 中斷條件旗標	



		When PT26ITT=0	Always 0
		When PT26ITT=1	Inverse DI
		When PT26ITT=2	Same as DI
		When PT26ITT=3	Same as S1
		When PT26ITT=4	Same as DI
		When PT26ITT=5	Inverse DI
Bit[30]	PT26IDF	When PT26ITT=6	Same as DI
Dit[00]	1 120101	When PT26ITT=7	Inverse DI
		PT2.5 中斷條件旗標	
		When PT25ITT=0	Always 0.
		When PT25ITT=1	Inverse DI.
		When PT25ITT=2	Same as DI.
		When PT25ITT=3	Same as S1.
		When PT25ITT=4	Same as DI.
		When PT25ITT=5	Inverse DI.
Bit[29]	PT15IDF	When PT25ITT=6	Same as DI.
Dit[29]	FIISIDI	When PT25ITT=7	Inverse DI. 說明:
		PT2.4 中斷條件旗標	
		When PT24ITT=0	Always 0
		When PT24ITT=1	Inverse DI
		When PT24ITT=2	Same as DI
		When PT24ITT=3	Same as S1
		When PT24ITT=4	Same as DI
		When PT24ITT=5	Inverse DI
		When PT24ITT=6	Same as DI
Bit[28]	PT14IDF	When PT24ITT=7	Inverse DI
		PT2.3 中斷條件旗標	
		When PT23ITT=0	Always 0
		When PT23ITT=1	Inverse DI
		When PT23ITT=2	Same as DI
		When PT23ITT=3	Same as S1
		When PT23ITT=4	Same as DI
		When PT23ITT=5	Inverse DI
Distro-1	DTIGIDE	When PT23ITT=6	Same as DI
Bit[27]	PT13IDF		Inverse DI
		PT2.2 中斷條件旗標	
		When PT22ITT=0	Always 0
		When PT22ITT=1	Inverse DI
		When PT22ITT=2	Same as DI
		When PT22ITT=3	Same as S1
		When PT22ITT=4	Same as DI
		When PT22ITT=5	Inverse DI
D:45003	DTACIDE	When PT22ITT=6	Same as DI
Bit[26]	PT12IDF	When PT22ITT=7	Inverse DI
		PT2.1 中斷條件旗標	
		When PT21ITT=0	Always 0
		When PT21ITT=1	Inverse DI
		When PT21ITT=2	Same as DI
		When PT21ITT=3	Same as S1
		When PT21ITT=4	Same as DI
		When PT21ITT=5	Inverse DI
D:::0=3	DT4415-	When PT21ITT=6	Same as DI
Bit[25]	PT11IDF	When PT21ITT=7	Inverse DI
		PT2.0 中斷條件旗標	
		When PT20ITT=0	Always 0



				:
		When	PT20ITT=1	Inverse DI
		When	PT20ITT=2	Same as DI
		When	PT20ITT=3	Same as S1
		When	PT20ITT=4	Same as DI
		When	PT20ITT=5	Inverse DI
D:40 41	DT440DE	When	PT20ITT=6	Same as DI
Bit[24]	PT110DF	When	PT20ITT=7	Inverse DI
		Port 2.#	# 選擇中斷觸	發方式. #代表的是 0~7
		000	關閉 GPIO 中	a 斷觸發,不能響應中斷
		001	上升沿觸發	
		010	下降沿觸發	
Bit[23~00]	PT2#ITT	011	電位變化觸發	<b>8</b>
		100	低電位觸發	
		101	高電位觸發	
		110	低電位觸發	
		111	高電位觸發	

#### 14.4. 類比數位複用功能切換注意事項

PT2.0~PT2.3 除了可以當一般數位功能使用,也可以設置做為類比複用功能,而在做類比數位復用功能切換時候,應該注意到相關的暫存器設定,以避免影響到該引腳的正常功能使用。

舉例 PT2.0/CL5 複用引腳: (PT2.0~PT2.3 皆同下說明)

- 設計為 CL5 input; PT2PU0=PT2OE0=PT2IE0=0b
- 設計為 PT2.0 GPIO Output; PT2IE0=0b, PT2PU0=0b, PT2OE0=1b.
- 設計為 PT2.0 GPIO input; PT2IE0=1b, PT2PU0=1b, PT2OE0=0b. (PT2PU0=1b 的設定是 input 不浮接)



#### 15. 涌用 GPIO PT3 管理

#### 15.1. 整體總說明

PT3 具有 6 個 IO 引腳,可以作為通用的普通 IO 口,亦可複用為運算放大器、8-bit resistance ladder 及 ADC 轉換器等功能模塊的輸入或輸出 IO 口。針對不同的複用,需要做不同的設置。




圖 15-1 PT3 功能方框圖

PT3 具有輸入、輸出、内部上拉電阻的功能,且分別有不同的控制器來設置。

#### 内部上拉電阻

控制器 PT3PU 0x40820[23:16]可設置每個 IO 口的内部上拉電阻的開啟與關閉,每一位元對應一個 IO 口引腳。當 IO 口對應位元被置<1>,則開啟内部上拉電阻,若被置<0>,則關閉內部上拉電阻。IO 口作為輸入模式時,若外部沒有上拉電阻,必須開啟內部上拉電阻,尤其在低功耗模式時,可以防止漏電,而增加功耗。作為類比信號輸入口時,不用開啟內部上拉電阻。

#### 輸出模式

控制器 PT3OE 0x40820[7:0]可設置每個 IO 口輸出模式的開啟與關閉,每一位元對應一個 IO 口引腳。當 IO 口對應位元被置<1>,則開啟對應 IO 口輸出模式;若被置<0>,則關閉輸出模式。透過控制位元 PT3DO 0x40824[7:0]來控制對應 IO 口引腳的輸出狀態為 1 或 0。在低功耗模式下,若 IO 必須開啟輸出模式,可根據外圍電路來設置輸出狀態,來減低晶片功耗。此模式下不能開啟 IO 内部上拉電阻,且不能同時開啟輸入、輸出模式,因而在開啟輸出模式時,需要關閉 IO 口的輸入模式。



#### 輸入模式

控制器 PT3IE 0x40824[23:16]可設置每個 IO 口引腳輸入模式的開啓與關閉,每一位元對應一個 IO 口引腳。當控制器對應位元被置<1>,則開啓對應 IO 口引腳的輸入模式;若被置<0>,則關閉輸入模式。透過控制器 PT3DI 0x40828[7:0]可讀取當前對應 IO 引腳的輸入狀態為 1 或 0。當 IO 被設置為輸入模式,若晶片沒有接入外部上拉電阻,則必須開啓晶片內部上拉電阻,不能允許 IO 引腳出現浮接狀態,以免造成晶片產生漏電現象;特別是在低功耗模式下,建議將 IO 引腳設置為輸入模式。作為類比信號輸入口時,不用設置對應 IO 引腳為輸入模式。在開啟輸入模式前,需要關閉對應 IO 引腳的輸出模式。

#### 15.2. 暫存器位址

GPIO Register Address	31	24	23	16	15	8	7	0
GPIO Base Address + 0X20(0X40820)	MA:	SK1	PT3	3PU	MA	SK0	PT:	30E
GPIO Base Address + 0X24(0X40824)	MA:	SK3	PT	3IE	MA	SK2	PT:	3DO
GPIO Base Address + 0X28(0X40828)		-		-	RE	G4	PT	3DI

#### -Reserved

#### 15.3. 暫存器功能

#### 15.3.1. PT3 暫存器 PT3CR0

			GPIO B	ase Addres	ss + 0X20 (	0X40820)			
Symbol				PT3CR0 (F					
Bit	[31:24]	[23]	[22]	[21]	[20]	[19]	[18]	[17]	[16]
名稱	MASK	PT3PU7	PT3PU7   PT3PU6   PT3PU5   PT3PU4   -   -   PT3PU1   PT3PU0						
RW	R0W-0				RV	V-0			
Bit	[15:08]	[7]	[6]	[5]	[4]	[3]	[2]	[1]	[0]
名稱	MASK	PT3OE7	PT3OE7   PT3OE6   PT3OE5   PT3OE4   -   -   PT3OE1   PT3OE0						
RW	R0W-0		RW-0						

位元	名稱	描述
		Port 3 内部上拉開啓控制
Bit[23~16]	PT3PU	0 關閉内部上拉
		1 開啓内部上拉
		Port 3 PAD 輸出模式開啓控制
Bit[07~00]	PT3OE	0 關閉輸出模式
		1 開啓輸出模式

PT3PU: PT3 Pull High Enable PT3OE: PT3 Output Enable **15.3.2. PT3** 暫存器 **PT3CR1** 

	GPIO Base Address + 0X24 (0X40824)							
Symbol		PT3CR1 (PT3 Control Register 1)						
Bit	[31:24]	[31:24] [23] [22] [21] [20] [19] [18] [17] [16]						



名稱	MASK	PT3IE7	PT3IE6	PT3IE5	PT3IE4	-	-	PT3IE1	PT3IE0
RW	R0W-0				RV	V-0			
Bit	[15:08]	[7]	[6]	[5]	[4]	[3]	[2]	[1]	[0]
名稱	MASK	PT3DO7	PT3DO6	PT3DO5	PT3DO4	-	-	PT3DO1	PT3DO0
RW	R0W-0		RW-0						

PT3IE: PT3 Input Enable PT3DO: PT3 Output Data

位元	名稱	描述	描述					
		Port 3	PAD 輸入模式開啓控制					
Bit[23~16] PT3IE		0	關閉輸入模式					
		1	開啓輸入模式					
		Port 3	PAD 輸出狀態値					
Bit[07~00]	PT3DO	0	輸出低電位					
		1	輸出高電位					

### 15.3.3. PT3 暫存器 PT3CR2

	GPIO Base Address + 0X28 (0X40828)								
Symbol		PT3CR2 (PT3 Control Register 2)							
Bit	[31:24]			[23	:18]			[17]	[16]
名稱	MASK		- PT3AO -						-
RW	R0W-0				-			R-X	-
Bit	[15:08]	[7]	[7] [6] [5] [4] [3] [2] [					[1]	[0]
名稱	-	PT3DI[7]	PT3DI[7] PT3DI[6] PT3DI[5] PT3DI[4] PT3DI[1] PT3DI[0]						
RW	-		R-0						

位元	名稱	描述
		DAO 輸出至 PT3.1 使能控制
Bit[17]	PT3AO	0 關閉
		1 開啓
		Port3 PAD 輸入狀態值
Bit[7~0]	PT3DI	0 輸入低電位
		1 輸入高電位

PT3DI: PT3 Data Input



#### 15.4. 類比數位複用功能切換注意事項

PT3.0~PT3.7 除了可以當一般數位功能使用,也可以設置做為類比複用功能,而在做類比數位復用功能切換時候,應該注意到相關的暫存器設定,以避免影響到該引腳的正常功能使用。

#### PT3.7/OPO 複用引腳:

- 設計為OPO output;控制暫存器OPOE 0x41900[1]=1b,PT3PU7=PT3OE7=PT3IE7=0b
- 設計為 PT3.7 GPIO input;控制暫存器 OPOE 0x41900[1]=0b, PT3IE7=1b

#### PT3.6/REFO 複用引腳:

- 設計為 REFO output;控制暫存器 ENRFO 0x40400[1]=1b,PT3PU6=PT3OE6=PT3IE6=0b
- 設計為 REFO input;控制暫存器 ENRFO 0x40400[1]=0b, PT3PU6=PT3OE6=PT3IE6=0b
- 設計為 PT3.6 GPIO input;控制暫存器 ENRFO 0x40400[1]=0b, PT3IE6=1b
- 設計為 PT3.6 GPIO output;控制暫存器 ENRFO 0x40400[1]=0b, PT3IE6=1b(即使不作 為輸入也必須強制設定), PT3OE6=1b

其他 GPIO 的使用方式: (PT3.5/PT3.4/PT3.1/PT3.0 皆同下說明) 舉例 PT3.5/AIO7 複用引腳:

- 設計為 AIO7 input; PT3PU5=PT3OE5=PT3IE5=0b
- 設計為 PT3.5 GPIO Output: PT3IE5=0b, PT3PU5=0b, PT3OE5=1b.
- 設計為 PT3.5 GPIO input; PT3IE5=1b, PT3PU5=1b, PT3OE5=0b. (PT3PU5=1b 的設定是 input 不浮接)



### 16. 通用 GPIO PT6 管理

#### 16.1. 整體總說明

PT6 具有 8 個 IO 引腳,可以作為通用的普通 IO 口,亦可複用為 LCD 功能輸出口。 針對不同的複用,需要做不同的設置。




圖 16-1 PT6 功能方框圖

PT6 具有輸入、輸出的功能,且分別有不同的控制器來設置。

#### 輸出模式

控制器 PT6xOE 可設置每個 IO 口輸出模式的開啟與關閉,每一位元對應一個 IO 口引腳。當 IO 口對應位元被置<1>,則開啟對應 IO 口輸出模式;若被置<0>,則關閉輸出模式。透過控制位元 PT6xDO 來控制對應 IO 口引腳的輸出狀態為 1 或 0。在低功耗模式下,若 IO 必須開啟輸出模式,可根據外圍電路來設置輸出狀態,來減低晶片功耗。此模式下不能同時開啟輸入、輸出模式,因而在開啟輸出模式時,需要關閉 IO 口的輸入模式。

說明 : 上述 x 代表的是 0~7,對應到 PT6.0~PT6.7。

#### 輸入模式

控制器 PT6xIE 可設置每個 IO 口引腳輸入模式的開啟與關閉,每一位元對應一個 IO 口引腳。當控制器對應位元被置<1>,則開啟對應 IO 口引腳的輸入模式;若被置<0>,則關閉輸入模式。透過控制器 PT6xDI 可讀取當前對應 IO 引腳的輸入狀態為 1 或 0。當 IO 被設置為輸入模式,需要接入外部上拉電阻,不能允許 IO 引腳出現浮接狀態,以免造成晶片產生漏電現象;特別是在低功耗模式下,建議將 IO 引腳設置為輸入模式。在開啟輸入模式前,需要關閉對應 IO 引腳的輸出模式。

說明: 上述 x 代表的是 0~7,對應到 PT6.0~PT6.7。



#### LCD 模式

控制器 SEGx[5:0]決定 LCD SEGMENT 輸出資料,

若 LCD 為 1/6 Duty 模式,則 SEGx[5:0]則決定 1/6 Duty 資料内容;

若 LCD 為 1/5 Duty 模式,則 SEGx[4:0]則決定 1/5 Duty 資料内容;

若 LCD 為 1/4 Duty 模式,則 SEGx[3:0]則決定 1/4 Duty 資料内容;

若 LCD 為 1/3 Duty 模式,則 SEGx[2:0]則決定 1/3 Duty 資料内容;

說明 : 上述 x 代表的是 2~9,對應到 SEG2~SEG9。

#### 16.2. 暫存器位址

GPIO Mode Register Address	31 24	23 16	15 8	7 0
GPIO Base Address + 0X50(0X40850)	MASK1	PT61CFG	MASK0	PT60CFG
GPIO Base Address + 0X54(0X40854)	MASK3	PT63CFG	MASK2	PT62CFG
GPIO Base Address + 0X58(0X40858)	MASK5	PT65CFG	MASK4	PT64CFG
GPIO Base Address + 0X5C(0X4085C)	MASK7	PT67CFG	MASK6	PT66CFG

LCD Mode Register Address	31 24	23 16	15 8	7 0
GPIO Base Address + 0X50(0X40850)	MASK1	SEG3	MASK0	SEG2
GPIO Base Address + 0X54(0X40854)	MASK3	SEG5	MASK2	SEG4
GPIO Base Address + 0X58(0X40858)	MASK5	SEG7	MASK4	SEG6
GPIO Base Address + 0X5C(0X4085C)	MASK7	SEG9	MASK6	SEG8

LCD Register Address 0X41B04 可以決定設定為 GPIO Mode 或是 LCD Mode.

#### 16.3. 暫存器功能

#### 16.3.1. PT6.0/PT6.1 暫存器

	GPIO Base Address + 0X50 (0X40850)								
Symbol		PT60CFG/ PT61CFG (PT6 Control Register 0)							
Bit	[31:24]	[23]	[23] [22] [21] [20] [19] [18] [17]						[16]
名稱	MASK	-	PT61OE PT61IE PT61DO						PT61DI
RW	R0W-0				RW-0				RW-1
Bit	[15:08]	[7]	[7] [6] [5] [4] [3] [2] [1]					[0]	
名稱	MASK	-	PT60OE PT60IE PT60DO						PT60DI
RW	R0W-0	V-0 RW-0						RW-1	

位元	名稱	描述						
			PT6.1 Output Enable					
Bit[19]	PT61OE	0	關閉					
		1	開啓					
		PT6.1 Inp	ut Enable					
Bit[18]	PT61IE	0	關閉					
		1	開啓					
		PT6.1 Ou	tput Data					
Bit[17]	PT61DO	0	Output Low					
		1	Output High					
Bit[16]	PT61DI	PT6.1 Inp	ut Data					



		0	Input Low
		1	Input High
		PT6.0 Ou	tput Enable
Bit[03]	PT60OE	0	關閉
		1	開啓
		PT6.0 Inp	ut Enable
Bit[02]	PT60IE	0	關閉
		1	開啓
		PT6.0 Ou	tput Data
Bit[01]	PT60DO	0	Output Low
		1	Output High
		PT6.0 Inp	ut Data
Bit[00]	PT60DI	0	Input Low
		1	Input High

#### When LCD Mode

		GPIO Base Address + 0X50 (0X40850)							
Symbol		SEG2/SEG3 (PT6 Control Register 0)							
Bit	[31:24]	[23]	[22] [21] [20] [19] [18] [17] [16]				[16]		
名稱	MASK	-	- SEG3 Data						
RW	R0W-0		RW-0 RW-1				RW-1		
Bit	[15:08]	[7]	[6]	[5]	[4]	[3]	[2]	[1]	[0]
名稱	MASK	-	- SEG2 Data						
RW	R0W-0		RW-0 RW-1					RW-1	

位元	名稱	描述
Di+[04 46]		LCD Segment 3 Data
DIL[21~10]	SEG 3 Dala	Segment Data
Bit[05~00]	SEG 2 Data	LCD Segment 2 Data
DII[03~00]	SEG 2 Dala	Segment Data



### 16.3.2. PT6.2/PT6.3 暫存器

#### When GPIO Mode.

	GPIO Base Address + 0X54 (0X40854)											
Symbol		PT62CFG/ PT63CFG (PT6 Control Register 1)										
Bit	[31:24]	[23]	[22]	[21]	[20]	[19]	[18]	[17]	[16]			
名稱	MASK	-	-	-	-	PT63OE	PT63IE	PT63DO	PT63DI			
RW	R0W-0				RW-0				RW-1			
Bit	[15:08]	[7]	[6]	[5]	[4]	[3]	[2]	[1]	[0]			
名稱	MASK	-	-	-	-	PT62OE	PT62IE	PT62DO	PT62DI			
RW	R0W-0		RW-0									

位元	名稱	描述	
		PT6.3 Ou	tput Enable
Bit[19]	PT63OE	0	關閉
		1	開啓
		PT6.3 Inp	ut Enable
Bit[18]	PT63IE	0	關閉
		1	開啓
		PT6.3 Ou	tput Data
Bit[17]	PT63DO	0	Output Low
		1	Output High
	PT63DI	PT6.3 Inp	
Bit[16]		0	Input Low
		1	Input High
			tput Enable
Bit[03]	PT62OE	0	關閉
		1	開啓
		PT6.2 Inp	ut Enable
Bit[02]	PT62IE	0	關閉
		1	開啓
		PT6.2 Ou	tput Data
Bit[01]	PT62DO	0	Output Low
		1	Output High
		PT6.2 Inp	
Bit[00]	PT62DI	0	Input Low
		1	Input High

### When LCD Mode.

	GPIO Base Address + 0X54 (0X40854)								
Symbol		SEG4/SEG5 (PT6 Control Register 1)							
Bit	[31:24]	[23]	[22]	[21] [20] [19] [18] [17] [16]					
名稱	MASK	-	-	- SEG5 Data					
RW	R0W-0				RW-0				RW-1
Bit	[15:08]	[7]	[6]	[5]	[4]	[3]	[2]	[1]	[0]
名稱	MASK	-	-	SEG4 Data					
RW	R0W-0		RW-0 RW-1						

位元	名稱	描述
Bit[21~16]	SEC E Doto	LCD Segment 5 Data
Bit[21~16]	SEG 5 Data	Segment Data



D:+[05 00]	SEC 4 Data	LCD Segment 4 Data
Bit[05~00]	SEG 4 Data	Segment Data

#### 16.3.3. PT6.4/PT6.5 暫存器

GPIO Base Address + 0X58 (0X40858)										
Symbol		PT64CFG/ PT65CFG (PT6 Control Register 2)								
Bit	[31:24]	[23]	[22]	[21]	[20]	[19]	[18]	[17]	[16]	
名稱	MASK	-	-	-	-	PT65OE	PT65IE	PT65DO	PT65DI	
RW	R0W-0				RW-0				RW-1	
Bit	[15:08]	[7]	[6]	[5]	[4]	[3]	[2]	[1]	[0]	
名稱	MASK	-	-	-	-	PT64OE	PT64IE	PT64DO	PT64DI	
RW	R0W-0		RW-0							

位元	名稱	描述					
		PT6.5 Ou	tput Enable				
Bit[19]	PT65OE	0	關閉				
		1	開啓				
		PT6.5 Inp	PT6.5 Input Enable				
Bit[18]	PT65IE	0	關閉				
		1	開啓				
		PT6.5 Ou	tput Data				
Bit[17]	PT65DO	0	Output Low				
		1	Output High				
		PT6.5 Inp					
Bit[16]	PT65DI	0	Input Low				
		1	Input High				
		PT6.4 Ou	tput Enable				
Bit[03]	PT64OE	0	關閉				
		1	開啓				
		PT6.4 Inp	ut Enable				
Bit[02]	PT64IE	0	關閉				
		1	開啓				

位元	名稱	描述	
		PT6.4 Ou	tput Data
Bit[01]	PT64DO	0	Output Low
		1	Output High
		PT6.4 Inp	out Data
Bit[00]	PT64DI	0	Input Low
		1	Input High



#### When LCD Mode

	GPIO Base Address + 0X58 (0X40858)									
Symbol		SEG6/SEG7 (PT6 Control Register 2)								
Bit	[31:24]	[23]	[22]	2] [21] [20] [19] [18] [17] [16]				[16]		
名稱	MASK	-	-	- SEG7 Data						
RW	R0W-0				RW-0				RW-1	
Bit	[15:08]	[7]	[6]	[5] [4] [3] [2] [1] [0]					[0]	
名稱	MASK	-	-	SEG6 Data						
RW	R0W-0		RW-0 RW-1					RW-1		

位元	名稱	描述
Di+[04 46]		LCD Segment 7 Data
DIL[21~10]	SEG / Dala	Segment Data
Bit[05~00]	SEG 6 Data	LCD Segment 6 Data
DII[05~00]	SEG 0 Dala	Segment Data

#### 16.3.4. PT6.6/PT6.7 暫存器

GPIO Base Address + 0X5C (0X4085C)										
Symbol		PT66CFG/ PT67CFG (PT6 Control Register 3)								
Bit	[31:24]	[23]	[22]	[21]	[20]	[19]	[18]	[17]	[16]	
名稱	MASK	-	-	-	-	PT67OE	PT67IE	PT67DO	PT67DI	
RW	R0W-0				RW-0	•			RW-1	
Bit	[15:08]	[7]	[6]	[5]	[4]	[3]	[2]	[1]	[0]	
名稱	MASK	-	-	-	-	PT66OE	PT66IE	PT66DO	PT66DI	
RW	R0W-0		RW-0							

位元	名稱	描述					
		PT6.7 Output Enable					
Bit[19]	PT67OE	0					
		1 開啓					
		PT6.7 Input Enable					
Bit[18]	PT67IE	0					
		1 開啓					
		PT6.7 Output Data					
Bit[17]	PT67DO	0 Output Low					
		1 Output High					
		PT6.7 Input Data					
Bit[16]	PT67DI	0 Input Low					
		1 Input High					
		PT6.6 Output Enable					
Bit[03]	PT66OE	0 關閉					
		1 開啓					
		PT6.6 Input Enable					
Bit[02]	PT66IE	0 欄閉					
		1 開啓					
		PT6.6 Output Data					
Bit[01]	PT66DO	0 Output Low					
		1 Output High					
Bit[00]	PT66DI	PT6.6 Input Data					



0	Input Low
1	Input High

#### When LCD Mode

	GPIO Base Address + 0X5C (0X4085C)										
Symbol		SEG8/SEG9 (PT6 Control Register 3)									
Bit	[31:24]	[23]	[22]	[21]	[20]	[19]	[18]	[17]	[16]		
名稱	MASK	-	-		SEG9 Data						
RW	R0W-0				RW-0				RW-1		
Bit	[15:08]	[7]	[6]	[5]	[4]	[3]	[2]	[1]	[0]		
名稱	MASK	-	-		SEG8 Data						
RW	R0W-0		RW-0						RW-1		

位元	名稱	描述
Bit[21~16] SEG 9 Data	LCD Segment 9 Data	
DIL[21~10]	SEG 9 Dala	Segment Data
D:+[OF 00]		LCD Segment 8 Data
Bit[05~00]	SEG o Dala	Segment Data



#### 17. 涌用 GPIO PT7 管理

#### 17.1. 整體總說明

PT7 具有 8 個 IO 引腳,可以作為通用的普通 IO 口,亦可複用為 LCD 功能輸出口、捕捉比較器。針對不同的複用,需要做不同的設置。




圖 17-1 PT7 功能方框圖

PT7 具有輸入、輸出的功能,且分別有不同的控制器來設置。

#### 輸出模式

控制器 PT7xOE 可設置每個 IO 口輸出模式的開啟與關閉,每一位元對應一個 IO 口引腳。當 IO 口對應位元被置<1>,則開啟對應 IO 口輸出模式;若被置<0>,則關閉輸出模式。透過控制位元 PT7xDO 來控制對應 IO 口引腳的輸出狀態為 1 或 0。在低功耗模式下,若 IO 必須開啟輸出模式,可根據外圍電路來設置輸出狀態,來減低晶片功耗。此模式下不能同時開啟輸入、輸出模式,因而在開啟輸出模式時,需要關閉 IO 口的輸入模式。

說明: 上述 x 代表的是 0~7, 對應到 PT7.0~PT7.7。

#### 輸入模式

控制器 PT7xIE 可設置每個 IO 口引腳輸入模式的開啟與關閉,每一位元對應一個 IO 口引腳。當控制器對應位元被置<1>,則開啟對應 IO 口引腳的輸入模式;若被置<0>,則關閉輸入模式。透過控制器 PT7xDI 可讀取當前對應 IO 引腳的輸入狀態為 1 或 0。當 IO 被設置為輸入模式,需要接入外部上拉電阻,不能允許 IO 引腳出現浮接狀態,以免造成晶片產生漏電現象;特別是在低功耗模式下,建議將 IO 引腳設置為輸入模式。在開啟輸入模式前,需要關閉對應 IO 引腳的輸出模式。

說明: 上述 x 代表的是 0~7,對應到 PT7.0~PT7.7。



#### LCD 模式

控制器 SEGx[5:0]決定 LCD SEGMENT 輸出資料,若 LCD 為 1/6 duty 模式,則 SEGx[5:0] 則決定 1/6 duty 資料内容:若 LCD 為 1/5 duty 模式,則 SEGx[4:0]則決定 1/5 duty 資料内容;若 LCD 為 1/4 duty 模式,則 SEGx[3:0]則決定 1/4 duty 資料内容;若 LCD 為 1/3 duty 模式,則 SEGx[2:0]則決定 1/3 duty 資料内容;

說明 : 上述 x 代表的是 10~17,對應到 SEG10~SEG17。

#### 17.2. 暫存器位址

GPIO Mode Register Address	31 24	23 16	15 8	7 0
GPIO Base Address + 0X60(0X40860)	MASK1	PT71CFG	MASK0	PT70CFG
GPIO Base Address + 0X64(0X40864)	MASK3	PT73CFG	MASK2	PT72CFG
GPIO Base Address + 0X68(0X40868)	MASK5	PT75CFG	MASK4	PT74CFG
GPIO Base Address + 0X6C(0X4086C)	MASK7	PT77CFG	MASK6	PT76CFG

LCD Mode Register Address	31 24	23 16	15 8	7 0
GPIO Base Address + 0X60(0X40860)	MASK1	SEG11	MASK0	SEG10
GPIO Base Address + 0X64(0X40864)	MASK3	SEG13	MASK2	SEG12
GPIO Base Address + 0X68(0X40868)	MASK5	SEG15	MASK4	SEG14
GPIO Base Address + 0X6C(0X4086C)	MASK7	SEG17	MASK6	SEG16

LCD Register Address 0X41B04 可以決定設定為 GPIO Mode 或是 LCD Mode.

#### 17.3. 暫存器功能

#### 17.3.1. PT7.0/PT7.1 暫存器

	1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1										
	GPIO Base Address + 0X60 (0X40860)										
Symbol		PT70CFG/ PT71CFG (PT7 Control Register 0)									
Bit	[31:24]	[23]	[22]	[21]	[20]	[19]	[18]	[17]	[16]		
名稱	MASK	-	-	-	-	PT710E	PT71IE	PT71DO	PT71DI		
RW	R0W-0				RW-0				RW-1		
Bit	[15:08]	[7]	[6]	[5]	[4]	[3]	[2]	[1]	[0]		
名稱	MASK	-	-	-	-	PT70OE	PT70IE	PT70DO	PT70DI		
RW	R0W-0				RW-0				RW-1		

位元	名稱	描述	
		PT7.1 Ou	tput Enable
Bit[19]	PT71OE	0	關閉
		1	開啓
			ut Enable
Bit[18]	PT71IE	0	關閉
		1	開啓
		PT7.1 Ou	tput Data
Bit[17]	PT71DO	0	Output Low
		1	Output High
Bit[16]	PT71DI	PT7.1 Inp	ut Data



0	Input Low
1	Input High

位元	名稱	描述	
		PT7.0 Ou	tput Enable
Bit[03]	PT70OE	0	關閉
		1	開啓
		PT7.0 Inp	ut Enable
Bit[02]	PT70IE	0	關閉
		1	開啓
		PT7.0 Ou	tput Data
Bit[01]	PT70DO	0	Output Low
		1	Output High
		PT7.0 Inp	ut Data
Bit[00]	PT70DI	0	Input Low
		1	Input High

#### When LCD Mode

	GPIO Base Address + 0X60 (0X40860)										
Symbol		SEG10/SEG11 (PT7 Control Register 0)									
Bit	[31:24]	[23]	[22]	[21]	[20]	[19]	[18]	[17]	[16]		
名稱	MASK	-	-		SEG11 Data						
RW	R0W-0				RW-0				RW-1		
Bit	[15:08]	[7]	[6]	[5]	[4]	[3]	[2]	[1]	[0]		
名稱	MASK	-	-	SEG10 Data							
RW	R0W-0		RW-0						RW-1		

位元	名稱	描述
Bit[21~16]	SEG 11 Data	LCD Segment 11 Data
		Segment Data
Di+IE OI	SEG 10 Data	LCD Segment 10 Data
Bit[5~0]		Segment Data

### 17.3.2. PT7.2/PT7.3 暫存器

	GPIO Base Address + 0X64 (0X40864)										
Symbol	PT72CFG/ PT73CFG (PT7 Control Register 1)										
Bit	[31:24]	[23]	[22]	[21]	[20]	[19]	[18]	[17]	[16]		
名稱	MASK	-	-	-	-	PT73OE	PT73IE	PT73DO	PT73DI		
RW	R0W-0				RW-0				RW-1		
Bit	[15:08]	[7]	[6]	[5]	[4]	[3]	[2]	[1]	[0]		
名稱	MASK	-	-	-	-	PT72OE	PT72IE	PT72DO	PT72DI		
RW	R0W-0				RW-0	•			RW-1		

位元	名稱	描述	
		PT7.3 Οι	utput Enable
Bit[19]	PT73OE	0	關閉
		1	開啓
D:#[4 0]	PT73IE	PT7.3 Inp	out Enable
Bit[18]		0	關閉



		1	開啓			
		PT7.3 Output Data				
Bit[17]	PT73DO	0	Output Low			
		1	Output High			
		PT7.3 Input Data				
Bit[16]	PT73DI	0	Input Low			
		1	Input High			
	PT72OE	PT7.2 Output Enable				
Bit0[3]		0	關閉			
		1	開啓			
	PT72IE	PT7.2 Input Enable				
Bit[02]		0	關閉			
		1	開啓			
		PT7.2 Οι	utput Data			
Bit[01]	PT72DO	0	Output Low			
		1	Output High			
	PT72DI	PT7.2 Inp	out Data			
Bit[00]		0	Input Low			
		1	Input High			

#### When LCD Mode

	GPIO Base Address + 0X64 (0X40864)								
Symbol			SE	G12/SEG1	3 (PT7 Con	trol Registe	er 1)		
Bit	[31:24]	[23]	[22]	[21] [20] [19] [18] [17] [16]					
名稱	MASK	-	- SEG13 Data						
RW	R0W-0	RW-0 RW					RW-1		
Bit	[15:08]	[7]	[6]	[5]	[4]	[3]	[2]	[1]	[0]
名稱	MASK	-	-	SEG12 Data					
RW	R0W-0	RW-0 RW-1							

位元	名稱	描述
Di+[24 46]	SEG 13 Data	LCD Segment 13 Data
DIL[21~10]		Segment Data
D:+[05 00]	SEG 12 Data	LCD Segment 12 Data
Bit[05~00]		Segment Data

#### 17.3.3. PT7.4/PT7.5 暫存器

	When or to mode								
	GPIO Base Address + 0X68 (0X40868)								
Symbol		PT74CFG/ PT75CFG (PT7 Control Register 2)							
Bit	[31:24]	[23]	[22]	[21]	[20]	[19]	[18]	[17]	[16]
名稱	MASK	-	-	-	-	PT75OE	PT75IE	PT75DO	PT75DI
RW	R0W-0	RW-0						RW-1	
Bit	[15:08]	[7]	[6]	[5]	[4]	[3]	[2]	[1]	[0]
名稱	MASK	-	-	-	-	PT74OE	PT74IE	PT74DO	PT74DI
RW	R0W-0	RW-0						RW-1	

位元	名稱	描述	
D:4[4.0]	DTZEOE	PT7.5 Out	tput Enable
Bit[19]	P1750E	0	關閉



		1	開啓
		PT7.5 Inp	ut Enable
Bit[18]	PT75IE	0	關閉
		1	開啓
		PT7.5 Ou	tput Data
Bit[17]	PT75DO	0	Output Low
		1	Output High
		PT7.5 Inp	ut Data
Bit[16]	PT75DI	0	Input Low
		1	Input High
	PT74OE	PT7.4 Ou	tput Enable
Bit[3]		0	關閉
		1	開啓
		PT7.4 Inp	ut Enable
Bit[2]	PT74IE	0	關閉
		1	開啓
		PT7.4 Ou	tput Data
Bit[1]	PT74DO	0	Output Low
		1	Output High
		PT7.4 Inp	
Bit[0]	PT74DI	0	Input Low
		1	Input High

## When LCD Mode

	GPIO Base Address + 0X68 (0X40868)										
Symbol		SEG14/SEG15 (PT7 Control Register 2)									
Bit	[31:24]	[23]	[22]	[21]	[20]	[19]	[18]	[17]	[16]		
名稱	MASK	-	-	SEG15 Data							
RW	R0W-0				RW-0				RW-1		
Bit	[15:08]	[7]	[6]	[5]	[4]	[3]	[2]	[1]	[0]		
名稱	MASK	-	-	SEG14 Data							
RW	R0W-0		RW-0 RW-1						RW-1		

位元	名稱	描述
Di+[04 46]	SEC 15 Data	LCD Segment 15 Data Segment Data
Bit[21~10]	SEG 15 Data	Segment Data
Bit[5~0]	SEC 14 Data	LCD Segment 14 Data Segment Data
Dit[5~U]	SEG 14 Dala	Segment Data

## 17.3.4. PT7.6/PT7.7 暫存器

GPIO Base Address + 0X6C (0X4086C)											
Symbol		PT76CFG/ PT77CFG (PT7 Control Register 3)									
Bit	[31:24]	[23]	[22]	[21]	[20]	[19]	[18]	[17]	[16]		
名稱	MASK	-	-	-	-	PT77OE	PT77IE	PT77DO	PT77DI		
RW	R0W-0				RW-0	•			RW-1		
Bit	[15:08]	[7]	[6]	[5]	[4]	[3]	[2]	[1]	[0]		
名稱	MASK	-	-	-	-	PT76OE	PT76IE	PT76DO	PT76DI		
RW	R0W-0				RW-0				RW-1		



位元	名稱	描述	描述				
		PT7.7 Ou	PT7.7 Output Enable				
Bit[19]	PT77OE	0	關閉				
		1	開啓				
		PT7.7 Inp	ut Enable				
Bit[18]	PT77IE	0	關閉				
		1	開啓				
		PT7.7 Ou	tput Data				
Bit[17]	PT77DO	0	Output Low				
		1	Output High				
		PT7.7 Inp					
Bit[16]	PT77DI	0	Input Low				
	<u> </u>	1	Input High				

位元	名稱	描述	描述					
			PT7.6 Output Enable					
Bit[03]	PT76OE	0	關閉					
		1	開啓					
		PT7.6 Inp	out Enable					
Bit[02]	PT76IE	0	關閉					
		1	開啓					
		PT7.6 Οι	tput Data					
Bit[01]	PT76DO	0	Output Low					
		1	Output High					
		PT7.6 Inp	out Data					
Bit[00]	PT76DI	0	Input Low					
		1	Input High					

## When LCD Mode

	GPIO Base Address + 0X6C (0X4086C)										
Symbol		SEG16/SEG17 (PT7 Control Register 3)									
Bit	[31:24]	[23]	[22]	[21]	[20]	[19]	[18]	[17]	[16]		
名稱	MASK	-	-	SEG17 Data							
RW	R0W-0				RW-0				RW-1		
Bit	[15:08]	[7]	[6]	[5]	[4]	[3]	[2]	[1]	[0]		
名稱	MASK	-	-	SEG16 Data							
RW	R0W-0				RW-0				RW-1		

位元	名稱	描述
Di+[24 46]	SEG 17 Data	LCD Segment 17 Data
DI([21~10]		Segment Data
Bit[05~00]	SEG 16 Data	LCD Segment 16 Data



## 18. 通用 GPIO PT8 管理

## 18.1. 整體總說明

PT8 具有 8 個 IO 引腳,可以作為通用的普通 IO 口,亦可複用為 LCD 功能輸出口、捕捉比較器、SPI、UART、PWM。針對不同的複用,需要做不同的設置。




圖 18-1 PT8 功能方框圖

PT8 具有輸入、輸出的功能,且分別有不同的控制器來設置。

## 輸出模式

控制器 PT8xOE 可設置每個 IO 口輸出模式的開啟與關閉,每一位元對應一個 IO 口引腳。當 IO 口對應位元被置<1>,則開啟對應 IO 口輸出模式;若被置<0>,則關閉輸出模式。透過控制位元 PT8xDO 來控制對應 IO 口引腳的輸出狀態為 1 或 0。在低功耗模式下,若 IO 必須開啟輸出模式,可根據外圍電路來設置輸出狀態,來減低晶片功耗。此模式下不能同時開啟輸入、輸出模式,因而在開啟輸出模式時,需要關閉 IO 口的輸入模式。

說明: 上述 x 代表的是 0~7,對應到 PT8.0~PT8.7。

#### 輸入模式

控制器 PT8xIE 可設置每個 IO 口引腳輸入模式的開啟與關閉,每一位元對應一個 IO 口引腳。當控制器對應位元被置<1>,則開啟對應 IO 口引腳的輸入模式;若被置<0>,則關閉輸入模式。透過控制器 PT8xDI 可讀取當前對應 IO 引腳的輸入狀態為 1 或 0。

當IO被設置為輸入模式,需要接入外部上拉電阻,不能允許IO引腳出現浮接狀態,以免造成晶片產生漏電現象;特別是在低功耗模式下,建議將IO引腳設置為輸入模式。在開啓輸入模式前,需要關閉對應IO引腳的輸出模式。

說明: 上述 x 代表的是 0~7, 對應到 PT8.0~PT8.7。



#### LCD 模式

控制器 SEGx[5:0]決定 LCD SEGMENT 輸出資料,

若 LCD 為 1/6 duty 模式,則 SEGx[5:0]則決定 1/6 duty 資料内容;

若 LCD 為 1/5 duty 模式,則 SEGx[4:0]則決定 1/5 duty 資料内容;

若 LCD 為 1/4 duty 模式,則 SEGx[3:0]則決定 1/4 duty 資料内容;

若 LCD 為 1/3 duty 模式,則 SEGx[2:0]則決定 1/3 duty 資料内容;

說明: 上述 x 代表的是 18~25, 對應到 SEG18~SEG25。

## 18.2. 暫存器位址

GPIO Mode Register Address	31 24	23 16	15 8	7 0
GPIO Base Address + 0X70(0X40870)	MASK1	PT81CFG	MASK0	PT80CFG
GPIO Base Address + 0X74(0X40874)	MASK3	PT83CFG	MASK2	PT82CFG
GPIO Base Address + 0X78(0X40878)	MASK5	PT85CFG	MASK4	PT84CFG
GPIO Base Address + 0X7C(0X4087C)	MASK7	PT87CFG	MASK6	PT86CFG

LCD Mode Register Address	31 24	23 16	15 8	7 0
GPIO Base Address + 0X70(0X40870)	MASK1	SEG19	MASK0	SEG18
GPIO Base Address + 0X74(0X40874)	MASK3	SEG21	MASK2	SEG20
GPIO Base Address + 0X78(0X40878)	MASK5	SEG23	MASK4	SEG22
GPIO Base Address + 0X7C(0X4087C)	MASK7	SEG25	MASK6	SEG24

LCD Register Address 0X41B04 決定設定為 GPIO Mode 或是 LCD Mode.

## 18.3. 暫存器功能

#### 18.3.1. PT8.0/PT8.1 暫存器

	GPIO Base Address + 0X70 (0X40870)										
Symbol		PT80CFG/ PT81CFG (PT8 Control Register 0)									
Bit	[31:24]	[23]	[22]	[21]	[20]	[19]	[18]	[17]	[16]		
名稱	MASK	-	-	-	-	PT81OE	PT81IE	PT81DO	PT81DI		
RW	R0W-0				RW-0				RW-1		
Bit	[15:08]	[7]	[6]	[5]	[4]	[3]	[2]	[1]	[0]		
名稱	MASK	-	-	-	_	PT80OE	PT80IE	PT80DO	PT80DI		
RW	R0W-0				RW-0				RW-1		

位元	名稱	描述	描述			
			tput Enable			
Bit[19]	PT81OE	0	關閉			
		1	開啓			
			ut Enable			
Bit[18]	PT81IE	0	關閉			
		1	開啓			
		PT8.1 Ou	tput Data			
Bit[17]	PT81DO	0	Output Low			
		1	Output High			
Bit[16]	PT81DI	PT8.1 Inp	PT8.1 Input Data			



		0	Input Low
		1	Input High
		PT8.0 Ou	tput Enable
Bit[03]	PT80OE	0	關閉
		1	開啓
		PT8.0 Inp	ut Enable
Bit[02]	PT80IE	0	關閉
		1	開啓
		PT8.0 Ou	tput Data
Bit[01]	PT80DO	0	Output Low
		1	Output High
		PT8.0 Inp	ut Data
Bit[00]	PT80DI	0	Input Low
		1	Input High

## When LCD Mode

	GPIO Base Address + 0X70 (0X40870)									
Symbol		SEG18/SEG19 (PT8 Control Register 0)								
Bit	[31:24]	[23]	[22]	[21]	[20]	[19]	[18]	[17]	[16]	
名稱	MASK	-	- SEG19 Data							
RW	R0W-0				RW-0				RW-1	
Bit	[15:08]	[7]	[6]	[5]	[4]	[3]	[2]	[1]	[0]	
名稱	MASK	-	-	SEG18 Data						
RW	R0W-0				RW-0				RW-1	

位元	名稱	描述
Di+[04 46]	Bit[21~16] SEG 19 Data	LCD Segment 19 Data
DIL[21~10]		Segment Data
D:+[05 00]	SEC 19 Data	LCD Segment 18 Data Segment Data
DIL[03~00]	SEG TO Data	Segment Data

## 18.3.2. PT8.2/PT8.3 暫存器

GPIO Base Address + 0X74 (0X40874)										
Symbol		PT82CFG/ PT83CFG (PT8 Control Register 1)								
Bit	[31:24]	[23]	[22]	[21]	[20]	[19]	[18]	[17]	[16]	
名稱	MASK	-	PT83OE PT83IE PT83DO							
RW	R0W-0		RW-0							
Bit	[15:08]	[7]	[6]	[5]	[4]	[3]	[2]	[1]	[0]	
名稱	MASK	-	-	-	-	PT82OE	PT82IE	PT82DO	PT82DI	
RW	R0W-0				RW-0				RW-1	

位元	名稱	描述	
		PT8.3 Ou	tput Enable
Bit[19]	PT83OE	0	關閉
		1	開啓
	PT83IE	PT8.3 Inp	ut Enable
Bit[18]		0	關閉
		1	開啓



		PT8.3 Ot	utput Data			
Bit[17]	PT83DO	0	Output Low			
		1	Output High			
		PT8.3 Input Data				
Bit[16]	PT83DI	0	Input Low			
		1	Input High			
		PT8.2 Ot	utput Enable			
Bit[03]	PT82OE	0	關閉			
		1	開啓			
		PT8.2 Inp	out Enable			
Bit[02]	PT82IE	0	關閉			
		1	開啓			
		PT8.2 Οι	utput Data			
Bit[01]	PT82DO	0	Output Low			
		1	Output High			
		PT8.2 Inp				
Bit[00]	PT82DI	0	Input Low			
		1	Input High			

## When LCD Mode

	GPIO Base Address + 0X74 (0X40874)									
Symbol		SEG20/SEG21 (PT8 Control Register 1)								
Bit	[31:24]	[23]	[22]	[21]	[20]	[19]	[18]	[17]	[16]	
名稱	MASK	-	- SEG21 Data							
RW	R0W-0				RW-0				RW-1	
Bit	[15:08]	[7]	[6]	[5]	[4]	[3]	[2]	[1]	[0]	
名稱	MASK	-	-	SEG20 Data						
RW	R0W-0				RW-0				RW-1	

位元	名稱	描述
D:#[04 46]	SEG 21 Data	LCD Segment 21 Data
DIL[21~10]		Segment Data
D:+[05 00]	SEG 20 Data	LCD Segment 20 Data Segment Data
Dit[03~00]		Segment Data

## 18.3.3. PT8.4/PT8.5 暫存器

	GPIO Base Address + 0X78 (0X40878)										
Symbol		PT84CFG/ PT85CFG (PT8 Control Register 2)									
Bit	[31:24]	[23]	[22]	[21]	[20]	[19]	[18]	[17]	[16]		
名稱	MASK	-	PT85OE PT85IE PT85DO								
RW	R0W-0				RW-0				RW-1		
Bit	[15:08]	[7]	[6]	[5]	[4]	[3]	[2]	[1]	[0]		
名稱	MASK	-	-	-	-	PT84OE	PT84IE	PT84DO	PT84DI		
RW	R0W-0				RW-0				RW-1		

位元	名稱	描述	
		PT8.5 O	utput Enable
Bit[19]	PT85OE	0	關閉
		1	開啓



		PT8.5 Inp	out Enable
Bit[18]	PT85IE	0	關閉
		1	開啓
		PT8.5 Ou	utput Data
Bit[17]	PT85DO	0	Output Low
		1	Output High
		PT8.5 Inp	out Data
Bit[16]	PT85DI	0	Input Low
		1	Input High

位元	名稱	描述				
		PT8.4 Output Enable				
Bit[03]	PT84OE	0	關閉			
		1	開啓			
		PT8.4 Inp	out Enable			
Bit[02]	PT84IE	0	關閉			
		1	開啓			
		PT8.4 Ot	utput Data			
Bit[01]	PT84DO	0	Output Low			
		1	Output High			
		PT8.4 Inp	out Data			
Bit[00]	PT84DI	0	Input Low			
		1	Input High			

## When LCD Mode

	GPIO Base Address + 0X78 (0X40878)											
Symbol		SEG22/SEG23 (PT8 Control Register 2)										
Bit	[31:24]	[23]	[22]	[21]	[21] [20] [19] [18] [17] [16]							
名稱	MASK	-	-	SEG23 Data								
RW	R0W-0				RW-0				RW-1			
Bit	[15:08]	[7]	[6]	[5]	[5] [4] [3] [2] [1]							
名稱	MASK	-	-	SEG22 Data								
RW	R0W-0		RW-0 RW-					RW-1				

位元	名稱	描述
Di+[04 46]	SEC 22 Data	LCD Segment 23 Data Segment Data
DIL[21~10]	SEG 23 Data	Segment Data
Bit[5~0]	SEC 22 Data	LCD Segment 22 Data
Dit[5~U]	SEG 22 Data	LCD Segment 22 Data Segment Data

## 18.3.4. PT8.6/PT8.7 暫存器

	GPIO Base Address + 0X7C (0X4087C)									
Symbol		PT86CFG/ PT87CFG (PT8 Control Register 3)								
Bit	[31:24]	[23]	3] [22] [21] [20] [19] [18] [17]							
名稱	MASK	-	-	-	-	PT87OE	PT87IE	PT87DO	PT87DI	
RW	R0W-0				RW-0				RW-1	
Bit	[15:08]	[7]	[7] [6] [5] [4] [3] [2] [1]						[0]	
名稱	MASK	PT86OE PT86IE PT86DO							PT86DI	
RW	R0W-0	RW-0							RW-1	



位元	名稱	描述	
		PT8.7 Ou	tput Enable
Bit[19]	PT87OE	0	關閉
		1	開啓
		PT8.7 Inp	ut Enable
Bit[18]	PT87IE	0	關閉
		1	開啓
		PT8.7 Ou	tput Data
Bit[17]	PT87DO	0	Output Low
		1	Output High
		PT8.7 Inp	
Bit[16]	PT87DI	0	Input Low
		1	Input High
		PT8.6 Ou	tput Enable
Bit[03]	PT86OE	0	關閉
		1	開啓
		PT8.6 Inp	ut Enable
Bit[02]	PT86IE	0	關閉
		1	開啓
		PT8.6 Ou	tput Data
Bit[01]	PT86DO	0	Output Low
		1	Output High
		PT8.6 Inp	
Bit[00]	PT86DI	0	Input Low
		1	Input High

## When LCD Mode

	GPIO Base Address + 0X7C (0X4087C)										
Symbol		SEG24/SEG25 (PT8 Control Register 3)									
Bit	[31:24]	[23]	[22]	[21]	[21] [20] [19] [18] [17] [16]						
名稱	MASK	-	-	SEG25 Data							
RW	R0W-0				RW-0				RW-1		
Bit	[15:08]	[7]	[6]	[5] [4] [3] [2] [1] [0]					[0]		
名稱	MASK	-	-	SEG24 Data							
RW	R0W-0			RW-0 RW-1							

位元	名稱	描述
Di+[24 46]	SEC 25 Data	LCD Segment 25 Data
DIL[21~10]	SEG 25 Data	LCD Segment 25 Data Segment Data
Bit[05~00]	SEG 24 Data	LCD Segment 24 Data



## 19. 涌用 GPIO PT9 管理

## 19.1. 整體總說明

PT9 具有 8 個 IO 引腳,可以作為通用的普通 IO 口,亦可複用為 LCD 功能輸出口、SPI、UART、PWM.針對不同的複用,需要做不同的設置。




圖 19-1 PT9 功能方框圖

PT9 具有輸入、輸出的功能,且分別有不同的控制器來設置。

## 輸出模式

控制器 PT9xOE 可設置每個 IO 口輸出模式的開啟與關閉,每一位元對應一個 IO 口引腳。當 IO 口對應位元被置<1>,則開啟對應 IO 口輸出模式;若被置<0>,則關閉輸出模式。透過控制位元 PT9xDO 來控制對應 IO 口引腳的輸出狀態為 1 或 0。在低功耗模式下,若 IO 必須開啟輸出模式,可根據外圍電路來設置輸出狀態,來減低晶片功耗。此模式下不能同時開啟輸入、輸出模式,因而在開啟輸出模式時,需要關閉 IO 口的輸入模式。

說明: 上述 x 代表的是 0~7,對應到 PT9.0~PT9.7。

#### 輸入模式

控制器 PT9xIE 可設置每個 IO 口引腳輸入模式的開啟與關閉,每一位元對應一個 IO 口引腳。當控制器對應位元被置<1>,則開啟對應 IO 口引腳的輸入模式;若被置<0>,則關閉輸入模式。透過控制器 PT9xDI 可讀取當前對應 IO 引腳的輸入狀態為 1 或 0。當 IO 被設置為輸入模式,需要接入外部上拉電阻,不能允許 IO 引腳出現浮接狀態,以免造成晶片產生漏電現象;特別是在低功耗模式下,建議將 IO 引腳設置為輸入模式。在開啟輸入模式前,需要關閉對應 IO 引腳的輸出模式。

說明: 上述 x 代表的是 0~7,對應到 PT9.0~PT9.7。



#### LCD 模式

控制器 SEGx[5:0]決定 LCD SEGMENT 輸出資料,若 LCD 為 1/6 duty 模式,則 SEGx[5:0] 則決定 1/6 duty 資料内容:若 LCD 為 1/5 duty 模式,則 SEGx[4:0]則決定 1/5 duty 資料内容;若 LCD 為 1/4 duty 模式,則 SEGx[3:0]則決定 1/4 duty 資料内容;若 LCD 為 1/3 duty 模式,則 SEGx[2:0]則決定 1/3 duty 資料内容;

說明: 上述 x 代表的是 26~33,對應到 SEG26~SEG33。

## 19.2. 暫存器位址

GPIO Mode	Register Address	31 24	23 16	15 8	7 0
GPIO Base Ado	lress + 0X80(0X40880)	MASK1	PT91CFG	MASK0	PT90CFG
GPIO Base Add	lress + 0X84(0X40884)	MASK3	PT93CFG	MASK2	PT92CFG
GPIO Base Add	lress + 0X88(0X40888)	MASK5	PT95CFG	MASK4	PT94CFG
GPIO Base Add	ress + 0x8C(0X4088C)	MASK7	PT97CFG	MASK6	PT96CFG

LCD Mode Register Address	31 24	23 16	15 8	7 0
GPIO Base Address + 0X80(0X40880)	MASK1	SEG27	MASK0	SEG26
GPIO Base Address + 0X84(0X40884)	MASK3	SEG29	MASK2	SEG28
GPIO Base Address + 0X88(0X40888)	MASK5	SEG31	MASK4	SEG30
GPIO Base Address + 0X8C(0X4088C)	MASK7	SEG33	MASK6	SEG32

LCD Register Address 0X41B04 決定設定為 GPIO Mode 或是 LCD Mode.

#### 19.3. 暫存器功能

## 19.3.1. PT9.0/PT9.1 暫存器

	GPIO Base Address + 0X80 (0X40880)										
Symbol	PT90CFG/ PT91CFG (PT9 Control Register 0)										
Bit	[31:24]	[23]	3] [22] [21] [20] [19] [18] [17]								
名稱	MASK	-	PT91OE PT91IE PT91DO								
RW	R0W-0				RW-0				RW-1		
Bit	[15:08]	[7]	[6]	[5]	[4]	[3]	[2]	[1]	[0]		
名稱	MASK	-	PT90OE PT90IE PT90DO								
RW	R0W-0		RW-0								

位元	名稱	描述	
		PT9.1 Ou	tput Enable
Bit[19]	PT91OE	0	關閉
		1	開啓
		PT9.1 Inp	ut Enable
Bit[18]	PT91IE	0	關閉
		1	開啓
		PT9.1 Ou	tput Data
Bit[17]	PT91DO	0	Output Low
		1	Output High
		PT9.1 Inp	
Bit[16]	PT91DI	0	Input Low
		1	Input High



		PT9.0 Ou	tput Enable
Bit[03]	PT90OE	0	關閉
		1	開啓
		PT9.0 Inp	out Enable
Bit[02]	PT90IE	0	關閉
		1	開啓
		PT9.0 Ou	tput Data
Bit[01]	PT90DO	0	Output Low
		1	Output High
		PT9.0 Inp	out Data
Bit[00]	PT90DI	0	Input Low
		1	Input High

## When LCD Mode

	GPIO Base Address + 0X80 (0X40880)											
Symbol		SEG26/SEG27 (PT9 Control Register 0)										
Bit	[31:24]	[23]	[22]	[21]	[21] [20] [19] [18] [17] [16]							
名稱	MASK	-	-	SEG27 Data								
RW	R0W-0				RW-0				RW-1			
Bit	[15:08]	[7]	[6]	[5] [4] [3] [2] [1]					[0]			
名稱	MASK	-	-	SEG26 Data								

位元	名稱	描述
Di+[04 46]	SEG 27 Data	LCD Segment 27 Data
DIL[21~10]		Segment Data
D:+[05 00]	SEC 26 Data	LCD Segment 26 Data
םונוטס~טטן		Segment Data

# **19.3.2.** PT9.2/PT9.3 暫存器

	GPIO Base Address + 0X84 (0X40884)										
Symbol	PT92CFG/ PT93CFG (PT9 Control Register 1)										
Bit	[31:24]	[23]	23] [22] [21] [20] [19] [18] [17]								
名稱	MASK	-	-	-	-	PT93OE	PT93IE	PT93DO	PT93DI		
RW	R0W-0				RW-0				RW-1		
Bit	[15:08]	[7]	[6]	[5]	[4]	[3]	[2]	[1]	[0]		
名稱	MASK	-	-	-	-	PT92OE	PT92IE	PT92DO	PT92DI		
RW	R0W-0				RW-0				RW-1		

位元	名稱	描述	
		PT9.3 Ou	tput Enable
Bit[19]	PT93OE	0	關閉
		1	開啓
		PT9.3 Inp	ut Enable
Bit[18]	PT93IE	0	關閉
		1	開啓
		PT9.3 Ou	tput Data
Bit[17]	PT93DO	0	Output Low
		1	Output High



		PT9.3 Inp	out Data
Bit[16]	PT93DI	0	Input Low
		1	Input High
		PT9.2 Ou	tput Enable
Bit[3]	PT92OE	0	關閉
		1	開啓
		PT9.2 Inp	out Enable
Bit[2]	PT92IE	0	關閉
		1	開啓
		PT9.2 Ou	tput Data
Bit[1]	PT92DO	0	Output Low
		1	Output High
		PT9.2 Inp	out Data
Bit[0]	PT92DI	0	Input Low
		1	Input High

## When LCD Mode

	GPIO Base Address + 0X84 (0X40884)										
Symbol		SEG28/SEG29 (PT9 Control Register 1)									
Bit	[31:24]	[23]	[22]	[21] [20] [19] [18] [17]	[16]						
名稱	MASK	-	-	SEG29 Data							
RW	R0W-0			RW-0	RW-1						
Bit	[15:08]	[7]	[6]	[5] [4] [3] [2] [1]	[0]						
名稱	MASK	-	-	SEG28 Data							
RW	R0W-0			RW-0	RW-1						

位元	名稱	描述
Bit[21~16]	SEG 29 Data	LCD Segment 29 Data
		Segment Data
DitIOE OOI	SEG 28 Data	LCD Segment 28 Data
Біцоэ~оој		Segment Data

## 19.3.3. PT9.4/PT9.5 暫存器

	CDIO Paga Address + 0V99 (0V40999)										
GPIO Base Address + 0X88 (0X40888)											
Symbol		PT94CFG/ PT95CFG (PT9 Control Register 2)									
Bit	[31:24]	[23]	[22]	[21]	[20]	[19]	[18]	[17]	[16]		
名稱	MASK	-	-	-	-	PT95OE	PT95IE	PT95DO	PT95DI		
RW	R0W-0				RW-0				RW-1		
Bit	[15:08]	[7]	[6]	[5]	[4]	[3]	[2]	[1]	[0]		
名稱	MASK	-	-	-	-	PT94OE	PT94IE	PT94DO	PT94DI		
RW	R0W-0				RW-0				RW-1		

位元	名稱	描述	
	PT95OE	PT9.5 Out	tput Enable
Bit[19]		0	關閉
		1	開啓
D:#[4 0]	PT95IE	PT9.5 Inp	ut Enable
Bit[18]		0	關閉



		1	開啓		
		PT9.5 Ou	utput Data		
Bit[17]	PT95DO	0	Output Low		
		1	Output High		
		PT9.5 Inp	out Data		
Bit[16]	PT95DI	0	Input Low		
		1	Input High		
		PT9.4 Οι	utput Enable		
Bit[03]	PT94OE	0	關閉		
		1	開啓		
		PT9.4 Input Enable			
Bit[02]	PT94IE	0	關閉		
		1	開啓		
		PT9.4 Οι	utput Data		
Bit[01]	PT94DO	0	Output Low		
		1	Output High		
		PT9.4 Inp	out Data		
Bit[00]	PT94DI	0	Input Low		
		1	Input High		

## When LCD Mode

	GPIO Base Address + 0X88 (0X40888)										
Symbol		SEG30/SEG31 (PT9 Control Register 2)									
Bit	[31:24]	[23]	[22]	[21]	[21] [20] [19] [18] [17] [16]						
名稱	MASK	-	-		SEG31 Data						
RW	R0W-0				RW-0				RW-1		
Bit	[15:08]	[7]	[6]	[5]	[4]	[3]	[2]	[1]	[0]		
名稱	MASK	-	-		SEG30 Data						
RW	R0W-0				RW-0				RW-1		

位元	名稱	描述
Di+[04 46]	SEG 31 Data	LCD Segment 31 Data
Dit[21~10]		Segment Data
Di+IE OI	SEG 30 Data	LCD Segment 30 Data
Bit[5~0]		Segment Data

## 19.3.4. PT9.6/PT9.7 暫存器

	GPIO Base Address + 0X8C (0X4088C)										
Symbol		PT96CFG/ PT97CFG (PT9 Control Register 3)									
Bit	[31:24]	[23]	23] [22] [21] [20] [19] [18] [17] [16]								
名稱	MASK	-	-	-	-	PT97OE	PT97IE	PT97DO	PT97DI		
RW	R0W-0				RW-0				RW-1		
Bit	[15:08]	[7]	[6]	[5]	[4]	[3]	[2]	[1]	[0]		
名稱	MASK	-	-	-	-	PT96OE	PT96IE	PT96DO	PT96DI		
RW	R0W-0				RW-0				RW-1		

位元	名稱	描述	
D:+[4.0]	Rit[10] PT07OF		utput Enable
Bit[19]	PISTUE	0	關閉



		1	開啓
		PT9.7 Inp	ut Enable
Bit[18]	PT97IE	0	關閉
		1	開啓
		PT9.7 Ou	tput Data
Bit[17]	PT97DO	0	Output Low
		1	Output High
		PT9.7 Inp	ut Data
Bit[16]	PT97DI	0	Input Low
		1	Input High

位元	名稱	描述	描述			
		PT9.6 Ou	tput Enable			
Bit[03]	PT96OE	0	關閉			
		1	開啓			
		PT9.6 Inp	out Enable			
Bit[02]	Bit[02] PT96IE	0	關閉			
		1	開啓			
		PT9.6 Οι	tput Data			
Bit[01]	PT96DO	0	Output Low			
		1	Output High			
		PT9.6 Inp	out Data			
Bit[00]	PT96DI	0	Input Low			
		1	Input High			

## When LCD Mode

	GPIO Base Address + 0X8C (0X4088C)								
Symbol		SEG32/SEG33 (PT9 Control Register 3)							
Bit	[31:24]	[23]	[23] [22] [21] [20] [19] [18] [17] [16]						
名稱	MASK	-	- SEG33 Data						
RW	R0W-0				RW-0				RW-1
Bit	[15:08]	[7]	[6]	[5]	[4]	[3]	[2]	[1]	[0]
名稱	MASK	-	- SEG32 Data						
RW	R0W-0		RW-0 RW-1						

位元	名稱	描述
Di+[04 46]	SEC 22 Data	LCD Segment 33 Data
DI[[21~10]	SEG 33 Dala	LCD Segment 33 Data Segment Data
D:+[05 00]	SEC 22 Data	LCD Segment 32 Data
DII[U3~UU]	SEG 32 Dala	LCD Segment 32 Data Segment Data



## 20. 通用 GPIO PT10 管理

## 20.1. 整體總說明

PT10 具有 4 個 IO 引腳,可以作為通用的普通 IO 口,亦可複用為 LCD 功能輸出口。 針對不同的複用,需要做不同的設置。




圖 20-1 PT10 功能方框圖

PT10 具有輸入、輸出的功能,且分別有不同的控制器來設置。

## 輸出模式

控制器 PT10xOE 可設置每個 IO 口輸出模式的開啟與關閉,每一位元對應一個 IO 口引腳。當 IO 口對應位元被置<1>,則開啟對應 IO 口輸出模式;若被置<0>,則關閉輸出模式。透過控制位元 PT10xDO 來控制對應 IO 口引腳的輸出狀態為 1 或 0。在低功耗模式下,若 IO 必須開啟輸出模式,可根據外圍電路來設置輸出狀態,來減低晶片功耗。此模式下不能同時開啟輸入、輸出模式,因而在開啟輸出模式時,需要關閉 IO 口的輸入模式。

說明: 上述 x 代表的是 0~1,對應到 PT10.0~PT10.1。

注意:PT10.2~PT10.3 只工作於 LCD Mode

#### 輸入模式

控制器 PT10xIE 可設置每個 IO 口引腳輸入模式的開啟與關閉,每一位元對應一個 IO 口引腳。當控制器對應位元被置<1>,則開啟對應 IO 口引腳的輸入模式;若被置<0>,則關閉輸入模式。透過控制器 PT10xDI 可讀取當前對應 IO 引腳的輸入狀態為 1 或 0。當 IO 被設置為輸入模式,要接入外部上拉電阻,不能允許 IO 引腳出現浮接狀態,以免造成晶片產生漏電現象;特別是在低功耗模式下,建議將 IO 引腳設置為輸入模式。在開啟輸入模式前,需要關閉對應 IO 引腳的輸出模式。

說明: 上述 x 代表的是 0~1,對應到 PT10.0~PT10.1。

注意: PT10.2~PT10.3 只工作於 LCD Mode



#### LCD 模式

控制器 SEGx[5:0]決定 LCD SEGMENT 輸出資料,若 LCD 為 1/6 duty 模式,

則 SEGx[5:0]則決定 1/6 duty 資料内容;

若 LCD 為 1/5 duty 模式,則 SEGx[4:0]則決定 1/5 duty 資料内容;

若 LCD 為 1/4 duty 模式,則 SEGx[3:0]則決定 1/4 duty 資料内容;

若 LCD 為 1/3 duty 模式,則 SEGx[2:0]則決定 1/3 duty 資料内容;

但 SEG0 只支援 1/3 duty 以及 1/4duty, 而 SEG1 只支援 1/3 duty、1/4 duty 以及 1/5duty。

說明: 上述 x 代表的是 0~1 與 34~35,對應到 SEG0~SEG1 與 SEG34~SEG35。

#### 20.2. 暫存器位址

GPIO Mode Register Address	31	24	23	16	15	8	7	0
GPIO Base Address + 0X90(0X40890)	MA	SK1	PT10	1CFG	MAS	SK0	PT10	0CFG
GPIO Base Address + 0X94(0X40894)	MA	SK3	PT10	3CFG	MAS	SK2	PT10	2CFG

LCD Mode Register Address	31	24	23	16	15	8	7	0
GPIO Base Address + 0X90(0X40890)	MA	SK1	SE	<b>3</b> 35	MAS	SK0	SE	G34
GPIO Base Address + 0X94(0X40894)	MA	SK3	SE	G1	MAS	SK2	SE	G0

LCD Register Address 0X41B04 決定設定為 GPIO Mode 或是 LCD Mode.

## 20.3. 暫存器功能

#### 20.3.1. PT10.0/PT10.1 暫存器

GPIO Base Address + 0X90 (0X40890)									
Symbol		PT100CFG/ PT101CFG (PT10 Control Register 0)							
Bit	[31:24]	[23]	[22]	[21]	[20]	[19]	[18]	[17]	[16]
名稱	MASK	-	PT101OE PT101IE PT101DO						PT101DI
RW	R0W-0				RW-0				RW-1
Bit	[15:08]	[7]	[6]	[5]	[4]	[3]	[2]	[1]	[0]
名稱	MASK	-	-	-	-	PT100OE	PT100IE	PT100DO	PT100DI
RW	R0W-0	0 RW-0							RW-1

位元	名稱	描述					
		PT10.1 O	utput Enable				
Bit[19]	PT1010E	0	關閉				
		1	開啓				
		PT10.1 Inj	put Enable				
Bit[18]	PT101IE	0	關閉				
		1	開啓				
		PT10.1 O	utput Data				
Bit[17]	PT101DO	0	Output Low				
		1	Output High				
		PT10.1 In					
Bit[16]	PT101DI	0	Input Low				
		1	Input High				



		PT10.0 O	utput Enable
Bit[03]	PT100OE	0	關閉
		1	開啓
		PT10.0 In	put Enable
Bit[02]	PT100IE	0	關閉
		1	開啓
		PT10.0 O	utput Data
Bit[01]	PT100DO	0	Output Low
		1	Output High
		PT10.0 In	put Data
Bit[00]	PT100DI	0	Input Low
		1	Input High

## When LCD Mode

	GPIO Base Address + 0X90 (0X40890)								
Symbol			SEG34/SEG35 (PT10 Control Register 0)						
Bit	[31:24]	[23]	[23] [22] [21] [20] [19] [18] [17] [16]						
名稱	MASK	-	SEG35 Data						
RW	R0W-0				RW-0				RW-1
Bit	[15:08]	[7]	[6]	[5]	[4]	[3]	[2]	[1]	[0]
名稱	MASK	-	-	SEG34 Data					
RW	R0W-0		RW-0 RW-1						

位元	名稱	描述
Di+[24 46]	SEC 35 Data	LCD Segment 35 Data
DIL[21~10]	SEG 33 Data	LCD Segment 35 Data Segment Data
D:+[05 00]	SEC 24 Data	LCD Segment 34 Data Segment Data
DIL[03~00]	SEG 34 Data	Segment Data

## 20.3.2. PT10.2/PT10.3 與 SEG1/SEG0 暫存器

## LCD Mode Only

	GPIO Base Address + 0X94 (0X40894)								
Symbol		SEG0/SEG1 (PT10 Control Register 1)							
Bit	[31:24]	[23]	[22]	[21]	[20]	[19]	[18]	[17]	[16]
名稱	MASK	-	-		SEG1 Data				
RW	R0W-0		RW-0 R				RW-1		
Bit	[15:08]	[7]	[6]	[5]	[4]	[3]	[2]	[1]	[0]
名稱	MASK	-	-			SEG0 Data			
RW	R0W-0	0 RW-0					RW-1		

位元	名稱	描述
Bit[20~16] SE	SEC 1 Data	LCD Segment 1 Data (support 1/3 or 1/4 or 1/5 duty mode)
DIL[20~10]	SEG I Dala	Segment Data
Bit[03~00]	SEG 0 Data	LCD Segment 0 Data (support 1/3 or 1/4 duty mode)
DIL[03~00]	SEG U Dala	Segment Data



## 21. 涌用 GPIO 複用功能管理

## 21.1. 整體總說明

晶片具有多組通用 IO 口,大多具有複用功能,需要暫存器控制複用功能的開啓與關閉。本章節介紹 IO 口複用功能的控制。IO 口都具有多個複用功能,但是一般同一時間只能設置某個功能有效,所以在不需用到複用功能時,請記得關閉複用功能,以便作為其他功能使用。也有一些是多個複用功能組合使用,如 PT1/PT2,在被設置為外部中斷輸入口時,同樣也可配置為 IIC、SPI、UART等信號的輸入口,切記要同樣是輸入口才行,這樣可以通過通訊信號配合外部中斷功能,實現由通訊產生的外部中斷功能。複用功能通常都以各群組為單位才能使用其功能,而且每次只能選擇其中一組使用。如欲使用 SPI 功能 時,CS\_1、CK\_1、MISO\_1、MOSI\_1 為第一組模塊,CS\_2、CK\_2、MISO\_2、MOSI\_2 為第二組模塊,其他模組依此類推。而 SPI 的功能使用上,可以依照使用者設定需求,選擇第一組或是第二組使用,但是同一時間上只能設定一組使用。當使用者需要同時使用通訊 SPI、I2C、UART等功能時,則可以設定成 SPI 使用第一組模塊(CS\_1、CK\_1、MISO\_1、MOSI\_1),I2C 使用第三組模塊(SCL\_3、SDA\_3),UART 使用第三組模塊(Tx\_3、Rx\_3),如此便可以透過不同管腳設定達到同時支援效果。下表列出所有 IO 管腳的複用功能,及複用功能的優先權級別,0 代表最高級別,6 代表最低級別。

Function	INT	Timer C Capture	Special Function	SPI	I2C	UART	Analog IP	Analog	Timer B/B2 PWM
Output Priority	I/P	I/P	0	1	2	3	4	5	6
PT1.0	INT1.0	TCI1_1		CS_1	SCL_1	Tx_1		CH1	PWM0_1
PT1.1	INT1.1	TCI2_1		CK_1	SDA_1	Rx_1		CH2	PWM1_1
PT1.2	INT1.2	TCI1_2		MISO_1	SCL_2	Tx2_1		CH3	PWM2_1
PT1.3	INT1.3	TCI2_2		MOSI_1	SDA_2	Rx2_1		CL1	PWM3_1
PT1.4	INT1.4	TCI1_3		CS_2	SCL_3	Tx_2		CL2	PWM0_2
PT1.5	INT1.5	TCI2_3		CK_2	SDA_3	Rx_2		CL3	PWM1_2
PT1.6	INT1.6	TCI1_4		MISO_2	SCL_4	Tx2_2		CL4	PWM2_2
PT1.7	INT1.7	TCI2_4		MOSI_2	SDA_4	Rx2_2	CMPO		PWM3_2
PT2.0	INT2.0	TCI1_5		CS_3	SCL_5	Tx_3		CL5	PWM0_3
PT2.1	INT2.1	TCI2_5		CK_3	SDA_5	Rx_3		CL6	PWM1_3
PT2.2	INT2.2	TCI1_6		MISO_3	SCL_6	Tx2_3		CL7	PWM2_3
PT2.3	INT2.3	TCI2_6		MOSI_3	SDA_6	Rx2_3		CL8	PWM3_3
PT2.4	INT2.4	TCI1_7	LS_XOUT	CS_4	SCL_7	Tx_4			PWM0_4
PT2.5	INT2.5	TCI2_7	LS_XIN	CK_4	SDA_7	Rx_4			PWM1_4
PT2.6	INT2.6	TCI1_8	HS_XIN	MISO_4	SCL_8	Tx2_4			PWM2_4
PT2.7	INT2.7	TCI2_8	HS_XOUT	MOSI_4	SDA_8	Rx2_4			PWM3_4



Function	INT	Timer C Capture	Special Function	SPI	I2C	UART	Analog IP	Analog	Timer B/B2 PWM
Output Priority	I/P	I/P	0	1	2	3	4	5	6
PT3.0							OPO1	AIO8	
PT3.1							OPO2	DAO	
AIO4								AIO4	
AIO5								AIO5	
PT3.4								AIO6	
PT3.5								AIO7	
PT3.6								REFO	
PT3.7								OPO	
AIO0								AIO0	
AIO1								AIO1	
AIO2								AIO2	
AIO3								AIO3	
COM0			COM 0						
COM1			COM 1						
COM2			COM 2						
COM3			COM 3						
PT10.2			COM 4/SEG 0						
PT10.3			COM 5/SEG 1						
PT6.0			SEG 2						
PT6.1			SEG 3						
PT6.2			SEG 4						
PT6.3			SEG 5						
PT6.4			SEG 6						
PT6.5			SEG 7						
PT6.6			SEG 8						
PT6.7			SEG 9						
PT7.0			SEG 10						
PT7.1		TCI3_1	SEG 11						
PT7.2			SEG 12						
PT7.3		TCI3_2	SEG 13						
PT7.4			SEG 14						
PT7.5		TCI3_3	SEG 15						
PT7.6			SEG 16						
PT7.7		TCI3_4	SEG 17						
PT8.0			SEG 18	CS_5		Tx_5			PWM0_5
PT8.1		TCI3_5	SEG 19	CK_5		Rx_5			PWM1_5
PT8.2			SEG 20	MISO_5		Tx2_5			PWM2_5
PT8.3		TCI3_6	SEG 21	MOSI_5		Rx2_5			PWM3_5
PT8.4			SEG 22	CS_6		Tx_6			PWM0_6
PT8.5		TCI3_7	SEG 23	CK_6		Rx_6			PWM1_6
PT8.6			SEG 24	MISO_6		Tx2_6			PWM2_6
PT8.7		TCI3_8	SEG 25	MOSI_6		Rx2_6			PWM3_6



Function	INT	Timer C Capture	Special Function	SPI	I2C	UART	Analog IP	Analog	Timer B/B2 PWM
Output Priority	I/P	I/P	0	1	2	3	4	5	6
PT9.0			SEG 26	CS_7		Tx_7			PWM0_7
PT9.1			SEG 27	CK_7		Rx_7			PWM1_7
PT9.2			SEG 28	MISO_7		Tx2_7			PWM2_7
PT9.3			SEG 29	MOSI_7		Rx2_7			PWM3_7
PT9.4			SEG 30	CS_8		Tx_8			PWM0_8
PT9.5			SEG 31	CK_8		Rx_8			PWM1_8
PT9.6			SEG 32	MISO_8		Tx2_8			PWM2_8
PT9.7			SEG 33	MOSI_8		Rx2_8			PWM3_8
PT10.0			SEG 34						
PT10.1			SEG 35						

表 21-1 IO 管腳複用功能分佈及優先級別

## 21.2. 暫存器位址

GPIO Register Address	31 24	23 16	15 8	7 0
GPIO Base Address + 0X40(0X40840)	MASK1	GPIOMCR1	MASK0	GPIOMCR0
GPIO Base Address + 0X44(0X40844)	MASK3	GPIOMCR3	MASK2	GPIOMCR2
GPIO Base Address + 0X48(0X40848)	MASK5	GPIOMCR5	MASK4	GPIOMCR4
GPIO Base Address + 0X4C(0X4084C)	MASK7	GPIOMCR7	MASK6	GPIOMCR6

## 21.3. 暫存器功能

## 21.3.1. GPIO 複用功能控制暫存器 GPIOMCR0/ GPIOMCR1

	GPIO Base Address + 0X40 (0X40840)								
Symbol		GPIOMCR0/ GPIOMCR1 (GPIO multiplex Control Register 0)							
Bit	[31:24]	[23:21]	[23:21] [20] [19] [18] [17] [16]						
名稱	MASK	-	PTCOPS			-	PTCCPE		
RW	R0W-0	-	-	RW-0	RW-0	-	RW-0		
Bit	[15:08]	[07:05]		[04:02]		[01]	[00]		
名稱	MASK	PTCTC		PTPW	PTPW1E	PTPW0E			
RW	R0W-0			RW-0					

位元	名稱	描述	描述					
		軌對軌 O	PAMP 數字信號輸出地	阜選擇				
Bit[19]	PTCOPS	0	0 Port 3.0=Rail-to-Rail Output					
		1	Port 3.1=Rail-to-Rail	Output				
軌對軌 OPAMP 數字信號輸出埠開啓控制								
Bit[18] PTCOPE	PTCOPE	0	) 欄閉,無輸出					
		1	開啓,輸出至設置的	■標埠				
		比較器輸	比較器輸出端 10 口開啓控制					
Bit[16]	PTCCPE	0	關閉,只作為普通 IO,無信號輸出。					
		1	開啓					
		捕捉比較	器信號輸入端 IO 口選	 擇				
Bit[7~5]	PTCTC	000	Port 1.0 =TCI1	Port 1.1 =TCl2	Port 7.1 =TCI3			
են[/~5]	FICIC	001	Port 1.2 =TCI1	Port 1.3 =TCl2	Port 7.3 =TCI3			
		010	Port 1.4 =TCI1	Port 1.5 =TCI2	Port 7.5 =TCl3			



		011	Port 1.6 =TCI1	Port 1.7 =T0	CI2	Port 7.7 =TCI3	
		100	Port 2.0 =TCI1	Port 2.1 =T0	CI2	Port 8.1 =TCI3	
		101	Port 2.2 =TCI1	Port 2.3 =T0	CI2	Port 8.3 =TCI3	
		110	Port 2.4 =TCI1	Port 2.5 =T0	CI2	Port 8.5 =TCI3	
		111	Port 2.6 =TCI1	Port 2.7 =T0	CI2	Port 8.7 =TCI3	
		PWM 輸	出端 IO 口選擇				
		000	Port 1.0 =PWM0		Port 1.1 =P\	WM1	
		001	Port 1.4 =PWM0		Port 1.5 =P\	WM1	
	PTPW	010	Port 2.0 =PWM0		Port 2.1 =PWM1		
Bit[4~2]		011	Port 2.4 =PWM0		Port 2.5 =P\	WM1	
		100	Port 8.0 =PWM0		Port 8.1 =P\	NM1	
		101	Port 8.4 =PWM0		Port 8.5 =P\	VM1	
		110	Port 9.0 =PWM0		Port 9.1 =PWM1		
		111	Port 9.4 =PWM0		Port 9.5 =P\	VM1	
		PWM 1 I	O 口輸出開啓控制				
Bit[01]	PTPW1E	0	關閉(IO 口沒有輸出)				
		1	開啓(輸出口由 PTPW 設	置)			
		PWM 0 I	O 口輸出開啓控制				
Bit[00]	PTPW0E	0	關閉(IO 口沒有輸出)				
		1	開啓(輸出口有 PTPW 設	置)			

## 21.3.2. GPIO 複用功能控制暫存器 GPIOMCR2/ GPIOMCR3

	GPIO Base Address + 0X44 (0X40844)								
Symbol	Symbol GPIOMCR2/ GPIOMCR3 (GPIO Multiplex Control Register 1)								
Bit	[31:24]	[23:	20]	[19:17]	[16]				
名稱	MASK	-		I2CPTS	I2CPTEn				
RW	R0W-0	-		RW-0					
Bit	[15:08]	[07:05]	[04]	[03:01]	[00]				
名稱	MASK	PTCSP	PTSPE	PTUR	PTURE				
RW	R0W-0	RW-0							

位元	名稱	描述					
		I2C 通訊	IO 口選擇				
		000	Port 1.0 =SCL	Port 1.1 =SDA			
		001	Port 1.2 =SCL	Port 1.3 =SDA			
		010	Port 1.4 =SCL	Port 1.5 =SDA			
Bit[19~17]	I2CPTS	011	Port 1.6 =SCL	Port 1.7 =SDA			
		100	Port 2.0 =SCL	Port 2.1 =SDA			
		101	Port 2.2 =SCL	Port 2.3 =SDA			
		110	Port 2.4 =SCL	Port 2.5 =SDA			
		111	Port 2.6 =SCL	Port 2.7 =SDA			
		I2C 通訊 IO 口複用功能開啓控制					
Bit[16]	I2CPTEn	0	關閉 (無信號輸出)				
		1	開啓 (IO 口複用為 I2C 通訊口,I	O 口由 I2CPTS 設置)			
		SPI 通訊	IO 口選擇				
		000	Port1.0 =CS, Port1.1 =CK, Port1.	.2 = MISO, Port1.3 =MOSI			
		001	1 Port1.4 =CS, Port1.5 =CK, Port1.6 = MISO, Port1.7 =MOSI				
Bit[7~5]	PTCSP	010	Port2.0 =CS, Port2.1 =CK, Port2.	.2 = MISO, Port2.3 =MOSI			
Dit[1~0]	1 1001	011	Port2.4 =CS, Port2.5 =CK, Port2.	.6 = MISO, Port2.7 =MOSI			
		100	Port8.0 =CS, Port8.1 =CK, Port8.	.2 = MISO, Port8.3 =MOSI			
		101	Port8.4 =CS, Port8.5 =CK, Port8.	•			
		110	Port9.0 =CS, Port9.1 =CK, Port9.	.2 = MISO, Port9.3 =MOSI			



		111	Port9.4 =CS, Port9.5 =CK, Port9.6 =	= MISO, Port9.7 =MOSI			
		SPI 通訝	IO 複用功能開啓控制				
Bit[04]	PTSPE	0	關閉(只作為普通 IO 口)				
		1	開啓(IO 口複用為 SPI 通訊口,通訊	IO 口由 PTCSP 設置)			
		UART 追	訊 IO 口選擇				
		000	Port 1.0 =TX	Port 1.1 =RX			
	PTUR	001	Port 1.4 =TX	Port 1.5 =RX			
		010	Port 2.0 =TX	Port 2.1 =RX			
Bit[3~1]		011	Port 2.4 =TX	Port 2.5 =RX			
		100	Port 8.0 =TX	Port 8.1 =RX			
		101	Port 8.4 =TX	Port 8.5 =RX			
		110	Port 9.0 =TX	Port 9.0 =RX			
		111	Port 9.4 =TX	Port 9.5 =RX			
		EUART	通訊 IO 口複用功能開啓控制				
Bit[00]	PTURE	0	關閉(只作為普通 IO 口)				
		1	開啓(IO 口複用為 UART 通訊口,通	訊 IO 口由 PTUR 設置)			

MISO: Master input mode, Slave output mode. MOSI: Master output mode, Slave input mode.

## 21.3.3. GPIO 複用功能控制暫存器 GPIOMCR4/ GPIOMCR5

	GPIO Base Address + 0X48 (0X40848)								
Symbol	GPION.	ICR4/GPIOM	CR5 (GPIO Mu	Itiplex Control F	Register 2)				
Bit			[31:16]						
名稱			-						
RW			-						
Bit	[15:08]	[7:6]	[5]	[4:2]	[1]	[0]			
名稱	MASK - PTCI3E PTPW2 PTPW3E PTPW2E								
RW	R0W-0	-	RW-0						

位元	名稱	描述		
		TCI3 模式	式控制	
Bit[05]	PTCI3E	0	TCI3 與 TCI1 相同	
		1	TCI3 配置透過 PTCTC	
		PWM 通	汎 IO 口選擇	
		0	Port 1.2 =PWM2	Port 1.3 =PWM3
		1	Port 1.6 =PWM2	Port 1.7 =PWM3
		2	Port 2.2 =PWM2	Port 2.3 =PWM3
Bit[4~2]	PTPW2	3	Port 2.6 =PWM2	Port 2.7 =PWM3
		4	Port 8.2 =PWM2	Port 8.3 =PWM3
		5	Port 8.6 =PWM2	Port 8.7 =PWM3
		6	Port 9.2 =PWM2	Port 9.3 =PWM3
		7	Port 9.6 =PWM2	Port 9.7 =PWM3
		GPIO PW	M3 控制開關	
Bit[01]	PTPW3E	0	關閉	
		1	開啓	
		GPIO PW	M2 控制開關	
Bit[00]	PTPW2E	0	關閉	
		1	開啓	



## 21.3.4. GPIO 複用功能控制暫存器 GPIOMCR6/ GPIOMCR7

	GPIO Base Address + 0X4C (0X4084C)							
Symbol	GPIOM	GPIOMCR6/GPIOMCR7 (GPIO Multiplex Control Register 3)						
Bit		[31:1	6]					
名稱	-							
RW		-						
Bit	[15:08]	[7:4]	[3:1]	[0]				
名稱	MASK - PTUR2 PTUR2E							
RW	R0W-0	R0W-0 - RW-0						

位元	名稱	描述						
		UART2	UART2 通訊 IO 口選擇					
		0	Port 1.2 = Tx2	Port 1.3 = Rx2				
		1	Port 1.6 = Tx2	Port 1.7 = Rx2				
		2	Port 2.2 = Tx2	Port 2.3 = Rx2				
Bit[3~1]	PTUR2	3	Port 2.6 = Tx2	Port 2.7 = Rx2				
		4	Port 8.2 = Tx2	Port 8.3 = Rx2				
		5	Port 8.6 = Tx2	Port 8.7 = Rx2				
		6	Port 9.2 = Tx2	Port 9.3 = Rx2				
		7	Port 9.6 = Tx2	Port 9.7 = Rx2				
		GPIO UA	RT2 控制開關					
Bit[05]	PTCI3E	0	關閉					
		1	開啓					

注意事項: PTSPE 與 PTCSP 相關之 SPI I/O Port 具有最高優先權,當相關 I/O Port 被選擇為 SPI 用途後,其它 IP 與 GPIO 設定均為無效。

注意事項:I2CPTEn 與 I2CPTS 相關之 I2C I/O Port 具有最高優先權,當相關 I/O Port 被選擇為 I2C 用途後,除了 SPI 之其它 IP 與 GPIO 設定均為無效。

注意事項: 只限定 I/O Port 的輸出部分,UART 為第三優先權,CMP 為第四優先權,ADC 為第五優先權,PWM 為第六優先權,GPIO 為最低優先權。



## 22. ΣΔ 24 位元類比數位轉換器 ADC

## 22.1. 整體總說明

晶片帶有一個嵌入式的高效 24 位元類比數位轉換器(24-bitΣΔADC)。ADC 前置一個低噪聲,可編程增益放大器(Low Noise PGA),被用來放大輸入訊號。這增益可編程設定範圍為1~128。ADC 的採樣率可通過暫存器編程設定。所設計的採樣率最高可為每秒 350KHz。它有一個三階調節器用於過濾調節器的量子化雜訊。ADC 的過採樣率可編程範圍是 32~32768。它是設計用來測量輸出信號非常小的感應器,例如應變計、壓力錶、和工業處理控制。注意,雖然 ADC 採樣率可以藉由設置 HS\_CK 頻率源來做更高的採樣率選擇,但是在超過 350KHz的 ADC 採樣率情況下,不保證 ADC 可以穩定工作在高解析度,所以建議設置採樣頻率範圍為 40KHz~350KHz。

#### 特件:

可設置採樣頻率 40KHz~350KHz;

解析度高達 21 位元的有效位元數(ENOB);

最低輸入噪音為 65nV RMS;

可設置超採樣頻率為 32~32768;

最高輸出率為 10 KHz;

内建低噪音可編程增益放大器,增益倍數為 1~128;

内建温度感應器;

内建 4 位元 DAC 來調整偏移;

三階梳狀瀘波器;






圖 22-1 ADC 功能方框圖



#### 22.1.1. 全差動信號輸入端

ADC 的輸入信號為全差動輸入模式,即輸入端由正向輸入端和負向輸入端構成。正向與負向的信號輸入通道都包含 8 個外部信號輸入通道和 6 個内部信號輸入通道。透過控制器 ADINP[3:0]、ADINN[3:0]選擇正向、負向的信號輸入通道,但是正向輸入端在同一時間只能選擇一路信號輸入通道,負向輸入端在同一時間只能選擇一路信號輸入通道。正向與負向可選同樣的輸入通道,這樣差分信號值接近零,只殘留 Offset 偏移量。ADC 内部配置一個信號輸入通道短路開關,透過控制位元 VISHR 可設置從内部將正向與負向輸入端短路。下圖列出正向端與負向端的信號輸入通道。




圖 22-2 ADC 信號輸入通道

輸入信號經由內部增大放大再進行轉換,所以對於輸入信號的電壓範圍亦有限制,為了 ADC 輸出能夠得到較高的解析度及線性度,建議輸入信號的差分電壓值 ΔSI=±0.9\*ΔVREF(ΔSI=INP-INN)。輸入信號電壓如下表所示。

外部輸入通道	電壓輸入範圍
ADINP	$VSS-0.2V \leq INP \leq VDDA$
ADINN	$VSS-0.2V \leq INN \leq VDDA$

表 22-1 輸入信號電壓範圍表

#### 22.1.2. 内置增益放大器



ADC 内置兩個增益放大器:一個低雜訊、低溫度係數的可編程增益放大器 PGA,放大倍數為 8/16/32;一個是可編程增益放大器  $\Sigma$ AD,放大倍數為  $1 \cdot 2 \cdot 4$ 。因此兩個增益放大器組合使用內部最大放大倍數為 128。但是放大倍數與 ADC 輸出值有效位數(ENOB)成反比列的,放大倍數越大,ENOB 的值越小。所以在設置放大倍數需要根據實際需要來配置。透過控制器 PGA[2:0]可選擇 PGA 增益器的放大倍率,PGA 的放大倍率選擇如下表:透過控制器 ADGN[1:0]可選擇 ADC Modulator 的增益倍率,ADC Modulator 放大倍率選擇如表所示

PGA					ADC Modulator				
PGA[2:0]	000	001	011	111	ADGN[1:0]	00	01	10	11
放大倍率	X1	X 8	X16	X32	放大倍率	X1	X2	RSV	X4

表 22-2 内部增益放大倍率

## 22.1.3. 參考電壓輸入通道

ADC 參考電壓輸入屬於全差動輸入模式,即參考電壓輸入端由正向輸入端與負向輸入端構成。正向與負向輸入端都包含 2 個外部輸入通道和 2 個内部輸入通道。透過控制器 VRPS[1:0]、VRNS[1:0]可分別設置參考電壓的正向輸入通道、負向輸入通道。正向輸入端在同一時間只能選擇一路輸入通道,負向輸入端在同一時間只能選擇一路輸入通道。參考電壓端還配置一個短路開關,透過控制位元 VRSHR 可設置短路開關閉合,將參考電壓的正向輸入端與負向輸入短路。

参考電壓由 VREFP 與 VREFN 輸入後產生的 ΔVREF 電壓差,在經過可編程參考電壓衰減器後作為 ADC 的參考電壓值。控制器 FRb[0]可設置參考電壓衰減倍率,參考電壓衰減倍率如下表所示。

## 參考電壓計算如下:

 $\Delta$ VREF=VREFP-VREFN (式 22-1) VREF=Gain x  $\Delta$ VREF (式 22-2)

ΔVREF:參考雷壓的雷壓差值; VREF: ADC 内部參考雷壓值

VREFP/VREFN:輸入參考電壓值






圖 22-3 參考電壓輸入通道

參考電壓衰減倍率					
FRb[0]	0	1			
Gain	1	1/2			

表 22-3 參考電壓衰減倍率

參考電壓正負輸入通道的輸入阻抗為  $500k\Omega$ ,且 VREFP 或 VREFN 的輸入電壓不可小於 VSS,也不可超過 VDDA;透過控制器設置為外部輸入通道,可增加輸入阻抗,但也許注意外部輸入通道的電壓值範圍。為了是 ADC 輸出得到較高的解析度及線性度,估建議參考電壓  $\Delta$ VREF=0.8V~1.8V。

外部輸入通道	電壓輸入範圍
AIO2 / AIO4	$VSS \leq VREFP \leq VDDA$
AIO3 /AIO5	$VSS \leq VREFN \leq VDDA$

表 22-4 参考電壓外部輸入通道電壓輸入範圍



## 22.1.4. 輸入信號輸入偏壓

ADC 具有零點偏壓平移控制器,零點偏壓平移控制器 DCSET[3:0]透過改變輸入信號零點的位置,以避免因為輸入信號電壓過大而導致超出最大測量範圍溢出。待測信號經過前置 PGA 與 ADC Modulator 增益放大及零點偏壓平移調整後,等效的待測信號 ΔSI\_I 的計算公式如下:

 $\Delta$ SI I = PGA x ADGN x  $\Delta$ SI± +(DCSET x  $\Delta$ VREF) (式 22-3)

	DCSET[3:0]							
設置値	0000	0001	0010	0011	0100	0101	0110	0111
平移量	0*VREF	+1/8*	+1/4*	+3/8*	+1/2*	+5/8*	+3/4*	+7/8*
十岁里	UVKEF	VREF						
設置値	1000	1001	1010	1011	1100	1101	1110	1111
平移量	0*VREF	-1/8*	-1/4*	-3/8*	-1/2*	-5/8*	-3/4*	-7/8*
十岁里	UVKEF	VREF						

表 22-5 待測輸入信號零點偏壓設置對照表



## 22.1.5. 梳狀濾波器

ΣΔADC 採用三階的梳狀濾波器設置,透過控制器 OSR[3:0]的設置及與 ADC 的採樣頻率組合,可得到不同的過採樣頻率,實現不同的 ADC 轉換值輸出頻率。OSR[3:0]設置參數如表所示。

OSR[3:0]											
設置値	0000	0001	0010	0011	0100	0101	0110	0111	1000	1001	1010
除頻値	32768	16384	8192	4096	2048	1024	512	256	128	64	32

表 22-6 過採樣頻率除頻表

類比數位轉換結果存放於暫存器 ADCO[23:0],最高位為符號位,所以轉換結果與輸入信號的關係如表 所示。

	李拉法别/ <del>三</del> 蛙	ADCO[23:0]			
	等效待測信號	十六進制	二進制		
   兩極性輸出	ΔVR	7F FF FF	0111-1111 1111-1111 1111-1111		
二補數格式	ΔVR*(1/2)	00 00 01	0000-0000 0000-0000 0000-0001		
1HH安X1ロエ/		00 00 00	0000-0000 0000-0000 0000-0000		
	-ΔVR	FF FF FF	1111-1111 1111-1111 1111-1111		
	ΔVR	80 00 00	1000-0000 0000-0000 0000-0000		

表 22-7 ADCO[23:0]與輸入信號關係表

梳狀濾波器提供復位控制功能,當控制位元 CFRST 被置<0>時,梳狀濾波器進行復位,接著設置 CFRST=<1>,啓動梳狀濾波器,這樣  $\Sigma\Delta$ ADC 就會自動丟棄前 2 筆資料,用戶等待中斷發生時,讀取到的第一筆 ADC 轉換值就為有效的 ADC 值。



#### 22.1.6. 溫度傳感器 TPS

溫度傳感器由二極體(BJT)組成,其電壓信號對溫度的變化為已通過 0°K 曲線,其具有以下特色:

溫度傳感器在環境溫度為 0°K時其輸出的電壓值V<sub>TPS@OK</sub> =0V;

透過測量方式可使得類比數位轉換器ADC的偏移電壓(V<sub>ADC-OFFSET</sub>)與BJT之不對稱性自動 抵消;

校正溫度僅需單點校正即可滿足±2°C誤差;




圖 22-4 溫度感測器應用方塊圖

## TPS 初始化設置與計算方式如下操作:

啓用 ADC 則 TPS 的功能隨即被自動啓用。

固定 ADC 與系統工作頻率相關設置,TPS 校正時設置與 TPS 測量時的設置需相同。

在同一溫度 $Ta(^{\circ}C)$ 下,測量得 $V_{TSP0}$  /  $V_{TSN0}$ 與 $V_{TSP1}$  /  $V_{TSN1}$ 的數值後,將兩數先相加再除 2 即可求得在溫度Ta下測得TPS相對應的電壓值 $V_{TS,@Ta}$ 。

測量V<sub>TSP0</sub> / V<sub>TSN0</sub> 時,ADINP[3:0]設置<0111>且ADINN[3:0]設置<0110>

測量V<sub>TSP1</sub> / V<sub>TSN1</sub> 時,ADINP[3:0]設置<0110>日ADINN[3:0]設置<0111>

將VTSPO / VTSNO的數值與VTSP1 / VTSN1數值先相加再除 2 即可得到ADCTPS@TA

 $\mathsf{TPS}$ 的輸出值 $\mathsf{V}_{\mathsf{TPS}}$ 對溫度變化為一線性曲線,故可推導得出其增益值 $\mathsf{G}_{\mathsf{TPS}}$ (或稱斜率)。



$$G_{\text{TPS}} = \frac{\text{ADC}_{\text{TPS@T}_{A}}}{(273.15 + T_{\text{offset}} + T_{A})K} \dots (\vec{x}) 22-4)$$

 $G_{TPS}$ : 溫度計算斜率 $\frac{ADC \, count}{K}$ 

ADC<sub>TPS@TA</sub>: 校正溫度下所測得的ADC値

K: °C+273.15

Toffset: 由於TPS在溫度單位轉換上的不理想,故會有一偏差值

TPS 在溫度轉換上的不理想,因此實際上並非於℃=K-273.15 而是℃=K+KT=K+(-273.15-Toffset)

其中的 KT 值請參考 IC Data sheet ADC 章節内 TPS 規格。

HY16F19xB KT 値為-288.  $\Box = K - 288$   $K = \Box + 288$ 

#### TPS 範例說明:

假設將於 25 °C 進行 TPS 的校正。校正後將 IC 移動置一較高溫環境(65 °C),測試該環境下的 溫度。

- (1)設定ADINP[3:0]設置<0111>且ADINN[3:0]設置<0110>,ADC量測得到一個數位碼ADC<sub>TPS0</sub>=5897634。
- (2) ADINP[3:0]設置<0110>且ADINN[3:0]設置<0111>,ADC量測得到一個數位碼ADC<sub>TPS1</sub>=5827679。
- (3) 計算ADC<sub>TPS@25</sub>=(ADC<sub>TPS0</sub> +ADC<sub>TPS1</sub>)/2=5862656。此動作可消除Temperature Sensor的Offset。
- (4) 計算G<sub>TPS</sub>:

$$G_{TPS} = \frac{ADC_{TPS@T_A}}{(273.15 + T_{offset} + T_A)K} = \frac{5862656}{(288 + 25)K} = 18730.53$$


(5) 將IC移置高溫環境(65°C)後一段時間後,參考步驟(1)~(3) 再次測得ADC<sub>TPS@65</sub>:6630103

$$\mathsf{T_X} = \frac{ADC_{_{TPS@65}}}{G_{_{TPS}}} - \left[ 273.15 + T_{_{offset}} \right] = \frac{6630103}{18730.53} - 288 = 65.97^{\circ} \mathsf{C}$$



## 22.1.7. ADC輸入阻抗(R<sub>ADC</sub>)說明

下圖為ADC輸入阻抗(R<sub>ADC</sub>)與Sensor輸出阻抗(R<sub>sensor</sub>)與實際進入到晶片的輸入阻抗(R<sub>in</sub>)的示意圖. 使用者可以依照Sensor特性來評估是否可以直接把Sensor與ADC輸入通道連接, 避 冤產生量測上的阻抗效應.



(R<sub>in</sub>)與(R<sub>ADC</sub>)與(R<sub>sensor</sub>)的關係式子為: R<sub>in</sub>= R<sub>sensor</sub> // R<sub>ADC</sub>

(R<sub>in</sub>): Rin為R<sub>sensor</sub>並聯R<sub>ADC</sub> (R<sub>ADC</sub>):代表ADC輸入阻抗

(R<sub>sensor</sub>):代表Sensor輸出阻抗

注意:(R<sub>ADC</sub>)不等同於實際HY16F ADC可連接的Sensor最大輸出阻抗. 在PGA與ADGN=1 倍時候, R<sub>ADC</sub>=2.5M, 但該數值不等同可連接Sensor的最大輸出阻抗數值(R<sub>sensor</sub>). 一般參考建議在PGA與ADGN=1 倍時候, 可接Sensor最大輸出阻抗為 200k.

## ADC輸入阻抗(R<sub>ADC)</sub>表

R <sub>ADC</sub> (ohm) @ ADCK= 333kHz							
PGA	ADGN=1	ADGN=2	ADGN=4				
1	2.5M	1.25M	626k				
8	125k	125k	125k				
16	62.5k	62.5k	62.5k				
32	31.25k	31.25k	31.25k				

## Sensor輸出阻抗(R<sub>sensor</sub>)表

R <sub>sensor</sub> (ohm) @ ADCK= 333kHz						
PGA	ADGN=1 ADGN=2 ADGN=4					
1	200k	100k	50k			
8	10k	10k	10k			
16	5k	5k	5k			
32	2.5k	2.5k	2.5k			



#### 22.1.8. ADC 操作說明

ADC 是 24 位元解析度的  $\Delta$ - $\Sigma$  架構。要啓用 ADC 功能,就需要正確設定一些週邊電路。 ADC 的電源是 VDDA 電壓。因此,VDDA 需要高於 2.4V。要獲得較好的 ADC 效能就需有一個穩定的 VDDA 電源供應。因為 VDDA 需要一些時間來就緒,ADC 須等待 VDDA 就緒後才開始量測的動作。將 ENBGR 設為<1>來開啟偏移和 BandGap 電壓。然後需要一個 1.2V 共模電壓以啟動 ADC。這個共模電壓電壓可經由外部或內部選擇。ADC 也需要有一個 ADCK 時脈輸入,這輸入的時脈至少應該被設定為高於 40 KHz。

#### 詳細的 ADC 初始化配置操作如下:

- (1) 選擇 ADC 待測信號輸入通道,包括正向輸入通道 ADINP 0x41104[7:4]、負向輸入通道 ADINN 0x41104[3:0],ADC 輸入端短路開關控制 VISHR 0x41100[21]與 ADC 參考電壓 輸入端短路開關控制 VRSHR 0x41100[20]。
- (2) 配置 ADC 内部增益放大倍率 PGA 0x41104[18:16]與 ADGN 0x41104[21:20],根據實際情況設置,讓 ΔSI 在 0.9\*VREF 範圍内。
- (3) 設置零點偏壓 DCSET 0x41104[27:24],若不需要,請設置 0\* VREF。
- (4) 選擇 ADC 參考電壓輸入通道 VRPS 0x41100[19:18] 與 VRNS 0x41100[17:16],並選擇 參考電壓衰減率 FRb 0x41104[19]。
- (5) 設置 ADC 轉換值的輸出頻率 OSR 0x41100[5:2],需要根據實際 ENOB 需要來設置。
- (6) 啓動梳狀瀘波器, CFRST 0x41100[1]=<1>; 設置該位硬體可以自動丢棄前2筆資料。
- (7) 配置並啓動 ADC 工作時脈源(暫存器 0x4030C[7:4]),建議將 ADC 採樣頻率設置在 330KHz 左右。
- (8) 開啓 VDDA 電壓 VDAS 0x40400[19:18]與設置 VDDA 穩壓電壓輸入源 ENVA 0x40400[17:16]及 BandGap 參考電壓 ENBGR 0x40400[4] =<1>,開啓共模參考電壓 ENRFO 0x40400[1] =<1>及類比地來源 ACMS 0x40400[3]=<1>,並等待電壓穩定時間。
- (9) 根據需要開啓 ADC 中斷功能 ADCIE 0x40008[16]=<1>,並使能全局中斷 GIE=<1>。 開啓 ADC 功能 ENADC 0x41100[0]<1>,等待第一次 ADC 中斷訊號發生時,即可取樣 ADC 輸出資料,讀取暫存器 ADCO 0x41108[31:8]。

#### 22.2. 暫存器位址

ADC Register Address	31	24	23	16	15	8	7	0
ADC Base Address + 0X00 (0X41100)	MAS	SK0	RE	G0	MAS	SK1	RE	G1
ADC Base Address + 0X04 (0X41104)	RE	G2	RE	G3	MAS	SK4	RE	G4
ADC Base Address + 0X08 (0X41108)	AD	О3	AD	O2	AD	O1	(0	(00



## 22.3. 暫存器功能

## 22.3.1. ADC 暫存器 ADCCR0

	ADC Base Address + 0X00 (0X41100)								
Symbol		ADCCR0 (ADC Control Register 0)							
Bit	[31:24]	[31:24] [23:22] [21] [20] [19:18] [17:16]							
名稱	MASK - VISHR VRSHR VRPS VRNS					VRNS			
RW	R0W-0	R0W-0 - RW-0							
Bit	[15:08]	[7]	[6]	[5:2]	[1]	[0]			
名稱	MASK	-	ADFDR	OSR	CFRST	ENADC			
RW	R0W-0	R0W-0 - RW-0							

位元	名稱	描述				
		ADC 信號輸入端(正向與負向)短路開關控制				
Bit[21]	VISHR	0	短路開關斷開			
		1	短路開關閉合			
		ADC 參考記	電壓輸入端(正向與負向)短路開關控制			
Bit[20]	VRSHR	0	短路開關斷開			
		1	短路開關閉合			
		參考電壓正	向輸入源選擇			
	VRPS	00	VDDA			
Bit[19~18]		01	AIO2			
		10	AIO4			
		11	Reference buffer output(REFO_I)			
		參考電壓負	向輸入源選擇			
		00	VSS			
Bit[17~16]	VRNS	01	AIO3			
		10	AIO5			
		11	Reference buffer output(REFO_I)			
			er 穩定模式設置			
Bit[06]	ADFDR	0 正常模式,斬波器頻率 = ADCK/128				
		1 Fas	st chooper 模式,頻率 = ADCK/32,適合 OSR<512			

位元	名稱	描述				
		ADC 過	採樣輸出	出頻率設置 (以 ADC 時脈源為 327680Hz 說明)		
		0000	32768	數據輸出頻率 10sps		
		0001	16384	數據輸出頻率 20sps		
		0010	8192	數據輸出頻率 40sps		
		0011	4096	數據輸出頻率 80sps		
		0100	2048	數據輸出頻率 160sps		
		0101	1024	數據輸出頻率 320sps		
Di+[E 2]	OSB	0110	512	數據輸出頻率 640sps		
الات~2]	Bit[5~2] OSR	0111	256	數據輸出頻率 1280sps		
		1000	128	數據輸出頻率 2560sps		
		1001	64	數據輸出頻率 5120sps		
		1010	32	數據輸出頻率 10240sps		
	1011	保留 (3:	2768)			
		1100	保留(32	768)		
		1101	保留(32	768)		
		1110	保留(32	768)		



		1111	保留(32768)
		梳狀濾	皮器開啓控制
Bit[01]	CFRST	0	復位 (準位復位)
		1	開啓
			<b>唇控制</b>
Bit[00]	<b>ENADC</b>	0	關閉
		1	開啓

## 22.3.2. 類比 ADC 暫存器 ADCCR1

ADC Base Address + 0X04 (0X41104)								
Symbol	ADCCR1 (ADC Control Register 1)							
Bit	[31:28]	[23:22]	[21:20]	[19]	[18:16]			
名稱	-	DCSET	-	ADGN	FRb	PGA		
RW	- RW-0		-		RW-0			
Bit	[15:08]	[07	:04]	[03	:00]			
名稱	MASK	ADINP ADINN			INN			
RW	R0W-0		RW	/-0				

位元	名稱	描述	描述				
		DC 零點平	移輸入電壓選擇 (VREF = REFP-REFN)				
		0000	0 VREF				
		0001	+1/8 VREF				
		0010	+1/4 VREF				
		0011	+3/8 VREF				
		0100	+1/2 VREF				
		0101	+5/8 VREF				
		0110	+3/4 VREF				
Bit[27~24]	DCSET	0111	+7/8 VREF				
		1000	0 VREF				
		1001	-1/8 VREF				
		1010	-1/4 VREF				
		1011	-3/8 VREF				
		1100	-1/2 VREF				
		1101	-5/8 VREF				
		1110	-3/4 VREF				
		1111	-7/8 VREF				
			記憶放大倍數 Gain 調整器設置				
		00	Gain = 1				
Bit[21~20]	ADGN	01	Gain = 2				
		10	保留				
		11	Gain = 4				
		參考電壓值	範圍選擇				
Bit[19]	FRb	0	滿量程參考電壓輸入,即 VREF*1				
		1	1/2 倍參考電壓輸入,即 VREF*1/2				
		ADC 輸入信	號放大倍數 PGA 調整器設置				
		000	Gain = 1				
		001	Gain = 8				
Bit[18~16]	PGA	010	保留				
-		011	Gain = 16				
		100	保留				
		101	保留				



110	保留
111	Gain = 32

位元	名稱	描述	
			言號輸入端選擇
		0000	AIO0
		0001	AIO1
		0010	AIO2
		0011	AIO3
		0100	REFO_I
		0101	OPO
		0110	TSP0
Bit[7~4]	ADINP	0111	TSP1
		1000	DAO
		1001	VDDA
		1010	AIO4
		1011	AIO5
		1100	AIO6
		1101	AIO7
		1110	保留
		1111	保留
		ADC 負向信	言號輸入端選擇
		0000	AIO0
		0001	AIO1
		0010	AIO2
		0011	AIO3
		0100	REFO_I
		0101	OPO
		0110	TSN1
Bit[3~0]	ADINN	0111	TSN0
		1000	DAO
		1001	VSS
		1010	AIO4
		1011	AIO5
		1100	AIO6
		1101	AIO7
		1110	保留
		1111	保留

## 22.3.3. 類比 ADC 暫存器 ADCCR2

	ADC Base Address + 0X08 (0X41108)								
Symbol	ADCCR2 (ADC Control Register 2)								
Bit	[31:16]								
名稱	ADCO								
RW	R-0								
Bit	[15:8]	[7:0]							
名稱	ADCO	0X00							
RW	R-0	R-0							

ADCO[31:0] ADC 轉換值輸出寄存器,只有高 24-bit 數據有效



## 23. 軌對軌運算放大器 (R2R OPA)

## 23.1. 整體總說明

晶片嵌入一個軌對軌運算放大器網路((Rail-to-Rail OPAMP),主要用於類比信號處理。輸入範圍和輸出範圍都是從 VSSA 至 VDDA。輸入信號範圍為 VSSA +0.1 V 和 VDDA - 0.1 V 之間時,開環增益為 80dB 以上。輸出負載為 50PF 時,單位增益帶寬為 1MHz。它具有 1mA 電流的輸入輸出推挽驅動能力。可驅動的最大電容負載為 100pF。正輸入端有 7 個獨立的選擇開關,負輸入端有 8 獨立的選擇開關。運算放大器網路內建一個 10pF 的電容器。它可作為輸入採樣電容或用作積分器。不同的輸入通道配置和 8 位元 DAC 設置,它可以被用於不同的應用。運算放大器的輸出端可以被連接到一個 I/O 引腳,或者它可以在内部被其他 IP 使用 。當它被用作一個比較器,其輸出是數字格式。用戶可設置運算放大器的輸出經過一個 2us 的尖峰脈衝濾波器。此外,比較器的輸出可以是斷續或反相的輸出狀態。

#### OPAMP 特件包括:

軌對軌輸入範圍,以及軌對軌輸出範圍;

在 22pF 負載情況下,它有 1MHz 單位的增益頻寬和 60 相位裕量;

直流增益 80dB 以上;

1mA 推挽輸出驅動能力;

正輸入端有7個獨立的選擇開關,負輸入端有8獨立的選擇開關;

内置 10pF 電容;

可作為比較器使用,作為比較器時具有斬波器功能;

内置尖峰脈衝數字低通濾波器;






圖 23-1 OPAMP 功能方框圖

## 23.1.1. 輸入通道獨立選擇開關

OPAMP 的輸入通道選擇器不是一個多工器,它們是獨立的選擇開關。運算放大器的正輸入通道,它是由 7 個開關控制: AIO 2,AIO 4,DAO,REFO\_I,AIO5,AIO6 和 AIO7,通過控制位元 OPPS[0]、OPPS[1]、OPPS[2]、OPPS[3]、OPPS[4]、OPPS[5]和 OPPS[6],分別進行獨立的控制。運算放大器的負輸入通道,它是 由 8 個開關控制: AIO3,AIO5,DAO OPOI,OPO,OPOC,AIO2 和 AIO8,通過控制位元 OPNS[0], OPNS[1],OPNS[2],OPNS[3],OPNS[4],OPNS[5],OPNS[6]和 OPNS[7],分別進行獨立的控制。




圖 23-2 輸入通道配置圖



### 23.1.2. 内置 10pF 電容

OPAMP 內置一個 10pF 的電容,它在不同設置下有不同的功能。電容的上端連接到OPOC,它可以連接到運算放大器的負輸入端,該開關是由控制位元 OPNS [6]設置:電容的下端可連接到OPOI 或 VSSA,可透過控制位元 OPCS[0]的設置選擇。有兩種方法來採樣模擬輸入。一種是開環採樣技術,該方法要求模擬信號是從 AIO3 或 AIO5 輸入。通道開關設置如下:先將 OPNS[5]置 1 及將 OPCS[0]置 1;然後,設置 OPNS [0]=1(選擇 AIO3)或設置OPNS[1]=1(選擇 AIO5);採樣完成後,設置OPNS[5]=0:電壓資訊被存儲在電容器相對於 VSSA。另一種是閉環採樣技術:該方法必須先開啓 OPAMP,即設置 ENOP=1;然後開啓OPOI 和 OPO,即設置 OPNS[4]=1,及 OPNS[3]=1;再將電容下端連接至OPOI,即OPCS=1;然後開啓 AIO2 和 AIO4,即設置 OPPS[0]=1,及 OPPS[1]=1;採樣完成後關閉OPOC,即OPNS[5]=0;電壓資訊也存儲在電容器相對於 VSSA。閉環方法可以將運放(OPAMP)的偏移量存儲到電容器。此外,對於傳感器具有非常高的輸出阻抗的應用中,應該使用閉環採樣技術。最後,電容的下端可以連接到運放的輸出端即設置OPCS=0。同時可過 AIO3 或 AIO5引腳作為累加充電。

## 23.1.3. 比較器功能

若將運放配置為開環功能,則 OPAMP 可以作為一個比較器使用。通過 OPOD 輸出 1 位元二進制代碼。若正向輸入大於負向輸入,則 OPOD 輸出 1;若正向輸入小於負向輸入,則 OPOD 輸出 0。了防止尖峰脈衝干擾,OPOD 輸出還可以經過 2us 的低通濾波器。如果任何尖峰脈衝小於 2us,比較器輸出結果不會改變。比較器輸出相位可以通過控制位元 OPDR 的設置來改變。這個比較器的輸出也可以連接到 I/O 引腳,PT3.0/PT3.1 分別是 OPO1/OPO2的輸出引腳。比較器的輸出結果還可以與電荷泵的時脈頻率(CHPCK)相乘,輸出一個高頻信號,可以作為 LED 驅動器。

### 23.1.4. 操作描述

OPAMP 是一個比較通用的軌對軌運算放大器。它可用於模擬信號的處理,被用作運算放大器時,VDDA 電壓必須高於 2.4V,且必須先開啓 BandGap 參考電壓。然後設置 ENOP=1,開啟運算放大器。在有效的輸入範圍内,OPAMP 是軌對軌的(Rail-to-Rail)。但是為獲取更好的性能,建議輸入共模電壓範圍在 VSSA+0.1V~VDDA-0.1V 之間。運算放大器的輸入阻抗為 $1G\Omega$ 。

### 初始化配置:

(1) 開啓 VDDA 電壓 VDAS 0x40400[19:18]與設置 VDDA 穩壓電壓輸入源 ENVA 0x40400[17:16] 開啓共模參考電壓 ENRFO 0x40400[1] =<1>, VDDA 電壓要大於 2.4V,等待穩定時間。



- (2) 選擇 OPO1/OPO2 的輸出 IO 引腳(設置暫存器 0x41900[2]=1 與 0x40840[19:18]),對應的 IO 引腳設置為輸出模式,若不用,可以不配置。
- (3) 選擇正向輸入通道 OPPS 0x41904[22:16]、負向輸入通道 OPNS 0x41904[7:0],根據實際應用配置。
- (4) 配置 2us 的低通濾波器 OPDFR 0x41900[3]=<1>; 根據實際需要設置是否開啟。
- (5) 配置電荷泵時脈頻率 CHPCK(0x41900[6]),根據實際需要設置是否需要乘以該頻率。
- (6) 使能 OPAMP 的模擬輸出,即使能 OPOE 0x41900[1]=<1>。
- (7) 根據需要,使能 OPAMP 的數字輸出,使能 OPDEN 0x41900[2]=<1>。
- (8) 若使能 OPAMP 的數字輸出,根據實際需要,設置輸出結果是否反相,設置 OPDR 0x41900[5]。
- (9) 使能 OPAMP 功能, 開啟運算放大器, 即使能 ENOP 0x41900[0]=<1>。

### 23.2. 暫存器位址

OPAMP Register Address		24	23	16	15	8	7	0	
OPAMP Base Address + 0X00 (0X41900)	-		-		MASK0		REG0		
OPAMP Base Address + 0X04 (0X41904)		OPPSM		OPPS		OPNSM		OPNS	

<sup>-</sup>Reserved

## 23.3. 暫存器功能

## 23.3.1. OPA 暫存器 0

	OPA Base Address + 0X00 (0X41900)										
Symbol		OPAMP0 (OPAMP Control Register 0)									
Bit		[31:16]									
名稱		RSV									
RW		R-0									
Bit	[15:08]	[15:08] [7] [6] [5] [4] [3] [2] [1] [0]									
名稱	MASK										
RW	R0W-0	R-0		RW-0							

位元	名稱	描述	描述					
		OPAMP 數	字輸出值,只能讀取。					
Bit[7]	OPOD	0	負向輸入端信號 > 正向輸入端信號;					
		1	正向輸入端信號 > 負向輸入端信號;					
		設置 OPO1	置 OPO1/OPO2 輸出經過 CHPCK 多功能器					
Bit[6]	OPOS	0	不經過 CHPCK 多功能器,OPO1/OPO2 輸出值等效於 OPOD					
		1	經過 CHPCK 多功能器,OPO1/OPO2 等效於 OPOD 疊加上 CHPCK					
		OPAMP 數	字輸出相位選擇					
Bit[5]	OPDR	0	正常輸出					
		1	反相輸出					
		OPAMP 内	置電容用途設置					
Bit[4]	OPCS	1	電容作為集成電容器,下端連接至 OPOI					
		0	電容作為採樣電容,下端連接至 VSSA					
Bit[3]	OPDFR	OPAMP 輸	出數字濾波器開啓控制					



		0	關閉
		1	開啓(經過 2us 抗尖峰脈衝)
		OPAMP 數	字輸出功能控制
Bit[2]	OPDEN	0	關閉
		1	開啓
		OPAMP 模	擬輸出功能控制
Bit[1]	OPOE	0	關閉
		1	開啓
		OPAMP 功	能開啓控制.
Bit[0]	ENOP	0	關閉
		1	開啓

## 23.3.2. 類比 OPA 暫存器 1

	OPA Base Address + 0X04 (0X41904)										
Symbol	OPAMP1 (OPAMP Control Register 1)										
Bit	[31:24]	[23]	[22:16]								
名稱	MASK	-	OPPS[6:0]								
RW	R0W-0	-	RW-0								
Bit	[15:08]	[07:00]									
名稱	MASK OPNS[5:0]										
RW	R0W-0 RW-0										

位元	名稱	描述
		OPAMP 正向輸入通道 6
Bit[22]	OPPS[6]	0 關閉,高阻態
		1 開啓並連接至 AIO7
		OPAMP 正向輸入通道 5
Bit[21]	OPPS[5]	0 關閉,高阻態
		1 開啓並連接至 AIO6
		OPAMP 正向輸入通道 4
Bit[20]	OPPS[4]	0 關閉,高阻態
		1 開啓並連接至 AIO5
		OPAMP 正向輸入通道 3
Bit[19]	OPPS[3]	0 關閉,高阻態
		1 開啓並連接至 REFO_I
		OPAMP 正向輸入通道 2
Bit[18]	OPPS[2]	0 關閉,高阻態
		1 開啓並連接至 DAO
		OPAMP 正向輸入通道 1
Bit[17]	OPPS[1]	0 關閉,高阻態
		1 開啓並連接至 AIO4
		OPAMP 正向輸入通道 0
Bit[16]	OPPS[0]	0 欄閉,高阻態
		1 開啓並連接至 AIO2

位元	名稱	描述	
D:+[O-7]	OPNS[7]	OPAMP 負	向輸入通道 7
БіцО/ ј		0	關閉,高阻態




		1	開啓並連接至 AIO8
		OPAMP 負	自向輸入通道 6
Bit[06]	OPNS[6]	0	關閉,高阻態
		1	開啓並連接至 AIO2
		OPAMP 負	自向輸入通道 5
Bit[05]	OPNS[5]	0	關閉,高阻態
		1	開啓並連接至 OPC: 内部 10pF 電容
		OPAMP §	負向輸入通道 4
Bit[04]	OPNS[4]	0	關閉,高阻態
		1	開啓並連接至 OPO: 内部 OPAMP 輸出
		OPAMP §	負向輸入通道3
Bit[03]	OPNS[3]	0	關閉,高阻態
		1	開啓並連接至 OPOI: 内部 OPAMP 輸出
		OPAMP §	負向輸入通道 2
Bit[02]	OPNS[2]	0	關閉,高阻態
		1	開啓並連接至 DAO
		OPAMP §	負向輸入通道 1
Bit[01]	OPNS[1]	0	關閉,高阻態
		1	開啓並連接至 AIO5
		OPAMP §	負向輸入通道 0
Bit[00]	OPNS[0]	0	關閉,高阻態
		1	開啓並連接至 AIO3



## 23.4. 應用電路


## 23.4.1. 應用 OPAMP 電路系統 01

Use as a Unit Gain Buffer



## 23.4.2. 應用 OPAMP 電路系統 02


Use as an Integrator






## 23.4.3. 應用 OPAMP 電路系統 03

Use as a 8-bit SAR ADC







## 24.8-bit Resistance Ladder 網路

## 24.1. 整體總說明

晶片内嵌一個 8-bit resistance ladder 網路,它是由一個保證單調性數位電阻器所構成。

8-bit resistance ladder 特性包括:

8 位元的單調輸出

内部或外部基準的可編程選擇

可用來當作可編程電阻

### 8-bit resistance ladder 的運作:

當 ENDA 是 0,則 8-bit resistance ladder 會被關閉,就不會消耗電源。DA\_Vrefp 多工器被關閉,變成一個高阻抗節點。如果 DAOE 被設為 1,就會變成具有標量歐姆值且每一步驟的可編程電阻。

## 8-bit resistance ladder 輸出:

DAO 依據儲存在 DABIT 和 DA\_Vrefp – DA\_Vrefn 的數據來產生電壓輸出。 DABIT 是直二進制數據格式。下圖顯示傳輸功能圖。

$$DAO = (V_{DAC\_Vrefp} - V_{DAC\_Vrefn}) \times \frac{DAbit\_in}{256} + V_{DAC\_Vrefn}$$




圖 24-1 8-bit resistance ladder 轉換圖






圖 24-2 8-bit resistance ladder 功能方框圖

### 8-bit resistance ladder 初始化配置:

- (1) 開啓 VDDA 電壓 VDAS 0x40400[19:18]與設置 VDDA 穩壓電壓輸入源 ENVA 0x40400[17:16] 開啓共模參考電壓 ENRFO 0x40400[1] =<1>,VDDA 電壓要大於 2.4V,等 待穩定時間。
- (2) 設置 8-bit resistance ladder 正向與負向的參考電壓輸入(暫存器位址 0x41700[7:0]),並且設置 8-bit resistance ladder 輸出電壓的初始比例值(暫存器位址 0x41700[7:0])。
- (3) 設置 8-bit resistance ladder 輸出 IO 接口,設置 PT3.1 作為 8-bit resistance ladder 輸出 (0x40828[17]=<1>)。
- (4) 開啓 8-bit resistance ladder 輸出開關控制,設置 DAOE 0x41700[1]=<1>。
- (5) 8-bit resistance ladder 功能開啓,設置 ENDA 0x41700[0]=<1>。



## 24.2. 暫存器位址

8-bit resistance ladder Register Address	31	24	23	16	15	8	7	0	
8-bit resistance ladder Base Address + 0X00 (0X41700)		-		-		MASK0		REG0	
8-bit resistance ladder Base Address + 0X04 (0X41704)		-		-	MAS	SK1	RE	G1	

<sup>-</sup>保留

## 24.3. 暫存器功能

## 24.3.1. 8-bit resistance ladder 暫存器 0

	8-bit resistance ladder Base Address + 0X00 (0X41700)						
Symbol	8-bit resis	8-bit resistance ladder0 (8-bit resistance ladder Control Register 0)					
Bit			[31:16]				
名稱		RSV					
RW		R-0					
Bit	[15:8] [7] [6:4] [3:2] [1]				[0]		
名稱	MASK	MASK DANS[2] DAPS[2:0] DANS[1:0] DAOE ENDA				ENDA	
RW	R0W-0	R0W-0 RW-0					

位元	名稱	描述	
		8-bit resista	ance ladder 正向輸入源選擇
		000	VDD3V
		001	VDDA
		010	REFO_I
Bit[6~4]	DAPS	011	OPO
		100	AIO4
		101	AIO5
		110	AIO6
		111	AIO7
		8-bit resista	ance ladder 負向輸入源選擇
Bit[3~2]		000	VSS
& &	DANS	001	REFO_I
Bit[7]	D/ (140	010	OPO
Dit[7]		011	AIO7
		100~111	Rsv
		8-bit resista	ance ladder 輸出開啓控制.
Bit[1]	DAOE	0	關閉,處於高阻態
		1	開啓,8-bit resistance ladder 輸出相應電壓
		8-bit resista	ance ladder 功能開啓控制
Bit[0]	ENDA	0	關閉
		1	開啓



## 24.3.2. 8-bit resistance ladder 暫存器 1

	8-bit resistance ladder Base Address + 0X00 (0X41704)					
Symbol	8-bit resistance ladder 1(8-bit resistance ladder Control Register 1)					
Bit	[31:16]					
名稱	RSV					
RW	R-0					
Bit	[15:8] [7:0]					
名稱	MASK DABIT[7:0]					
RW	R0W-0 RW-0					


位元	名稱	描述
Bit[7~0]	DABIT	DABIT [7:0] 輸出電壓的比例值設定,即是 DABIT [7:0]/256



## 24.4. 應用電路


## 24.4.1. 應用電路系統 01

Use DAO Output by R2ROP



## 24.4.2. 應用電路系統 02

Use as Programmable Gain Amplifier





## 25. 多功能比較器 CMP

## 25.1. 整體總說明

晶片内嵌一個低功耗、軌對軌輸入的多功能比較器 CMP,用來作類比訊號的比較。具有中斷功能,當產生比較結果時,可產生中斷信號,增加用戶的操作性。它可以有不同的組態設定來作不同的應用。

## CMP 特性包括:

軌對軌輸入範圍。

低運作電流。

2us 尖峰脈衝過濾器。

内建 16 節點的 4 位元數位電阻器。

觸控按鍵量測的充電和放電路徑。

可產生中斷信號,屬於中斷向量 HW3。




圖 25-1 CMP 網絡框圖



### **25.1.1.** 多工輸入通道選擇器

比較器的輸入通道由兩部份組成,一為比較器的輸入通道,由控制器 CPPS[1:0] CPNS[1:0]設置選擇,分別設置比較器的正向輸入通道與負向輸入通道;另一為觸摸按鍵輸入通道,由控制器 CPCLS[2:0]設置選擇。透過正確的設置,兩部份輸入通道的組合使用,可以現實觸摸按鍵的應用。使用時可將控制位元 CPIS 置<1>,使得比較器的正向輸入端與負向輸入端短路;反之,CPIS 被置<0>則不短路。

#### 25.1.2. 内置多節點電阳器與電阳節點選擇器

比較器内建一個多節點電阻器,電阻分為三部份: 22.5R、16R 與 20R。在 16R 電阻處接入一個 16 段的電阻節點選擇器,將 16R 的電阻等分為 16 個節點,可以透過控制器 CPDA[3:0] 與 CPDM[3:0]的設置,可選擇不同的電阻節點,輸出不同的電壓值到比較器的輸入通道 RLO。而控制位元 CPRLH、CPRLL 被置<1>,可使得 22.5R 與 20R 電阻被短路,可調節電阻節點電壓值。多節點電阻器的電壓源為 VDD18/VDD3V/CP\_I,透過控制器 CPRH[1:0]設置選擇不同的電壓源,增加節點電壓的輸出範圍。

遲滯控制器 CPDM[3:0]是與節點選擇器 CPDA[3:0]是聯動的,遲滯控制器 CPDM[3:0]的每一位元對應控制著控制器 CPDA[3:0]的每一位元的遲滯功能的開啟與關閉。當遲滯控制器 CPDM[3:0]的對應位元被置<1>,則節點控制器 CPDA[3:0]的對應位元就會開啟遲滯功能,且該位元的狀態值與比較器的輸出狀態值是一致,即 CPDA[X]=CMPO。這樣就會出項節點選擇器的在兩個節點之間來回切換。

### 'u'代表不改變

CDDM[2.0]	CMPO	CPDA[3:0]	CDDM(2.01	CMPO	CPDA[3:0]
CPDM[3:0]	輸出狀態	遲滯切換區間	CPDM[3:0]	輸出狀態	遲滯切換區間
0000	0	uuuu	1000	0	0uuu
0000	1	uuuu	1000	1	1uuu
0001	0	uuu0	1001	0	0uu0
0001	1	uuu1	1001	1	1uu1
0010	0	uu0u	1010	0	0u0u
0010	1	uu1u	1010	1	1u1u
0011	0	uu00	1011	0	0u00
0011	1	uu11	1011	1	1u11
0100	0	u0uu	1100	0	00uu
0100	1	u1uu	1100	1	11uu
0101	0	u0u0	1101	0	00u0
0101	1	u1u1	1101	1	11u1
0110	0	u00u	1110	0	000u
0110	1	u11u	1110	1	111u
0111	0	u000	1111	0	0000
0111	1	u111	1111	1	1111

表 25-1 遲滯控制 CPDM[3:0]配置與數值



#### 25.1.3. 比較器輸出

比較器輸出為數字輸出,且輸出至 IO 引腳 PT1.7,因此比較器的輸出需要設置 IO 作為輸出模式。比較器的輸出可以設置經過 2us 的低通濾波器,消除尖峰脈衝干擾,控制位元 CPDF 被置<1>時,則比較器輸出結果經過 2us 低通濾波器,若 CPDF 被置<0>,則不經過濾波器。比較器的輸出極性可透過控制位元 CPOR 設置,當 CPOR 被置<1>,則比較器輸出反相,若 CPOR 被置<0>,則比較器輸出正常。

#### 25.1.4. 觸摸按鍵應用

比較器還有特別的功能:觸控按鍵的測量。主要原理是通過多節點電阻器設置比較電壓值輸入至 RLO,利用多節點電阻器提供電壓對觸控按鍵充電,再用觸控按鍵的電荷對負向輸入通道 CH1 的外接參考電容充電,TMB 計數 CH1 的電壓値大於 RLO 端電壓的充電時間,根據時間來區分觸控按鍵被觸摸與無觸摸的狀態。

控制對應觸控按鍵的充電與控制觸控按鍵對參考電容的充電就需要 2 個開關控制,且 2 個開關在任何時候都是保持一個閉合,一個斷開的狀態。比較器內建一個自動切換器來控制 2 個開關的一閉一開的狀態,自動切換器的工作頻率來源於 TMB 的工作時脈,所以此項功能需要打開 TMB 的計數功能及讀取與清零 TMB 的計數暫存器。




圖 25-4 觸控按鍵連接圖(其中一種配置)



#### **25.1.5.** 比較器操作初始化

比較器的主要功能是比較輸入信號大小,但是根據不同的模塊組合,產生不同的應用, 且要不同的初始化配置。

## 作為單純的信號比較器:

- (1) 設置 CMP 工作模式 CMPHS 0x41800[1]為低功耗或正常工作模式。
- (2) 選擇輸入通道,包含正向輸入(0X41804[5:4])、負向輸入通道(0X41804[1:0])。
- (3) 若選擇 RLO 作為負向輸入通道,還需要設置多節電阻器的參考電壓源及電壓節點 (0X41804[19:16])。
- (4) 使能比較器輸出功能 ENCMP (0X41800[0]=<1>。
- (5) 設置輸出是否經過低通濾波(0X41800[2])及是否輸出是否反相(0X41800[3])。
- (6) 若使用 CMP 比較中斷向量,還需要開啓比較器中斷功能(0X4000C[17]=<1>)。
- (7) 使能比較器功能。

#### 觸控按鍵應用初始化:

- (1) 設置 TMB,設置 TMB 的工作模式為模式 0,且設置觸發計數源為 CMPO。
- (2) 設置 TMB 工作時脈及溢出值。
- (3) 設置 CMP 工作模式, 低功耗或正常工作模式。
- (4) 選擇輸入通道,包含正向輸入、負向輸入通道;正向為 CH1,負向輸入為 RLO。
- (5) 設置多節電阻器的參考電壓源及電壓節點;及電阻器的電阻短路開關。
- (6) 使能比較器輸出功能。
- (7) 設置輸出是否經過低通濾波及是否輸出是否反相。
- (8) 若使用 CMP 比較中斷向量,還需要開啓比較器中斷功能。
- (9) 使能比較器功能。

#### 補充:

- (10) 充電前先將觸控按鍵上的電荷和參考電容的電荷釋放。
- (11) 先關閉自動切換器,再關閉電阻器的參考電壓源,使能電阻器的電阻短路開關。
- (12) 使能輸入端短路開關;通過電阻器讓 CH1 參考電容對地放電。
- (13) 將觸控按鍵的對應的 IO 引腳設為輸出模式,且輸出狀態 0,使得觸控按鍵對地放電。
- (14) 再開啓充電功能。
- (15) 斷開輸入端短路開關,及斷開電阻器的電阻短路開關,開啟電阻器參考電壓源。
- (16) 關閉觸控按鍵的的 IO 輸出模式。
- (17) 清零 TMB 的計數暫存器。
- (18) 使能自動切換功能,並選擇待充電的觸控按鍵。
- (19) 等待充電完成讀取 TMB 的計數值。



## 25.2. 暫存器位址

CMP Register Address	31	24	23	16	15	8	7	0
CMP Base Address + 0X00 (0X41800)		-		•	MAS	SK1	RE	G1
CMP Base Address + 0X04 (0X41804)	CMP Base Address + 0X04 (0X41804) MASK2				MAS	SK3	RE	G3
CMP Base Address + 0X08 (0X41808)	MA	SK4	RE	G4	MAS	SK5	RE	G5

-保留

# 25.3. 暫存器功能

## 25.3.1. CMP 暫存器 0

	CMP Base Address + 0X00 (0X41800)							
Symbol		CMPCR0 (CMP Control Register 0)						
Bit		[31:17] [16]						
名稱		- CMPO						
RW		- R-0						
Bit	[15:08]	[07:05]	[04]	[03]	[02]	[01]	[00]	
名稱	MASK	ASK - CPIS CPOR CPDF CMPHS					ENCMP	
RW	R0W-0	R0W-0 - RW-0						

位元	名稱	描述		
		比較器比較結果輸入轉出狀態		
Bit[16]	CMPO	0 負向輸入信號 > 正向輸入信號		
		1 正向輸入信號 > 負向輸入信號		
		比較器輸入端短路開關控制		
Bit[04]	CPIS	0 短路開關斷開(Open=OFF)		
		1 短路開關閉合(Closed=ON)		
		比較器數字輸出相位控制		
Bit[03]	CPOR	0   正常輸出		
		1 反相輸出		
		比較器輸出低通濾波器開啓控制		
Bit[02]	CPDF	0 關閉,比較器輸出不經過 2us 低通濾波器		
		1 開啓,比較器輸出經過 2us 低通濾波器		
		比較器高速模式開啓控制		
Bit[01]	CMPHS	0 低功耗模式		
		1 正常模式		
		比較器功能開啓控制		
Bit[00]	ENCMP	0   關閉(輸出狀態為 0)		
		1 開啓		



# 25.3.2. CMP 暫存器 1

	CMP Base Address + 0X04 (0X41804)						
Symbol	CMPCR1 (CMP Control Register 1)						
Bit	[31:24]	[23	[23:20] [19:16]				
名稱	MASK	CPDI	M[3:0]	CPDA[3:0]			
RW	R0W-0		RW-0				
Bit	[15:08]	[07:06]	[05:04]	[03:02]	[01:00]		
名稱	MASK	-	CPPS	-	CPNS		
RW	R0W-0	-	RW-0	-	RW-0		

位元	名稱	描述		
1.1.7.0	HIIJ	CPDA[3]輸出遲滯開啓控制,且 CPDA[3]的值受 CMPO 控制,並且保持一致		
Bit[23]	CPDM[3]	0 關閉		
Dit[20]	O. D[0]	1 開啓,CPDA[3]=CMPO		
		CPDA[2]輸出遲滯開啓控制,且 CPDA[2]的值受 CMPO 控制,並且保持一致		
Bit[22]	CPDM[2]			
Dit(ZZ)	Of Divi(Z)	1 開啓,CPDA[2]=CMPO		
		CPDA[1]輸出遲滯開啓控制,且 CPDA[1]的值受 CMPO 控制,並且保持一致		
Bit[21]	CPDM[1]	0 關閉		
[]	o. =[.]	1 開啓,CPDA[1]=CMPO		
		CPDA[0]輸出遲滯開啓控制,且 CPDA[0]的值受 CMPO 控制,並且保持一致		
Bit[20]	CPDM[0]	0 關閉		
[0]		1 開啓,CPDA[0]=CMPO		
		比較器內建多點電阻器的分壓節點設置。		
		0000 0		
		0001 1/16 (CPRLH – CPRLL)		
		0010 2/16 (CPRLH – CPRLL)		
		0011 3/16 (CPRLH – CPRLL)		
		0100 4/16 (CPRLH – CPRLL)		
		0101   5/16 (CPRLH – CPRLL)		
		0110 6/16 (CPRLH – CPRLL)		
Bit[19~16]	CPDA	0111 7/16 (CPRLH – CPRLL)		
		1000 8/16 (CPRLH – CPRLL)		
		1001 9/16 (CPRLH – CPRLL)		
		1010   10/16 (CPRLH – CPRLL) 1011   11/16 (CPRLH – CPRLL)		
		1100 12/16 (CPRLH – CPRLL)		
		1100 12/10 (CFREH – CFREL)		
		1110 14/16 (CPRLH – CPRLL)		
		1111 15/16 (CPRLH – CPRLL)		
		比較器正向輸入端選擇		
		00 CH1		
Bit[5~4]	CPPS	01 CH2		
		10 CH3		
		11 V12		
		比較器負向輸入端選擇		
		00 CH1		
Bit[1~0]	CPNS	01 CH2		
		10 CH3		
		11 RLO		



# 25.3.3. CMP 暫存器 2

	CMP Base Address + 0X08 (0X41808)						
Symbol	CMPCR2 (CMP Control Register 2)						
Bit	[31:24]	[23:20]	[23:20] [19:17] [16]				
名稱	MASK	-	CPCLS		ENCLIN		
RW	R0W-0		RW-0				
Bit	[15:08]	[7:5]	[4]	[3:2]	[1:0]		
名稱	MASK	-	CPRL	-	CPRH		
RW	R0W-0	-	RW-0	-	RW-0		


位元	名稱	描述	
		比較器觸摸	建功能正向輸入源選擇
		000	CL1
		001	CL2
		010	CL3
Bit[19~17]	CPCLS	011	CL4
		100	CL5
		101	CL6
		110	CL7
		111	CL8
		比較器内建	自動切換(non-overlapp)功能開啓控制. 自動切換器時鐘源是 TBCLK
Bit[16]	ENCLIN	0	關閉
		1	開啓,使用 TBCLK 作為自動切換器的驅動時鐘源
		比較器内建	<b>偕梯電阻低節短路開關控制</b>
Bit[04]	CPRL	0	短路開關斷開,不短路低節電阻
		1	短路開關閉合,短路低節電阻
		比較器内建	<b>偕梯電阻器電壓源選</b> 擇
		000	關閉,無電壓提供,處於高阻態
Bit[2~0]	CPRH	001	CP_I ,與電荷泵(Charge Pump)輸入電壓源一致
		010	VDD3V 晶片工作電壓源
		100	VDD18 (晶片内部 LDO 穩壓產生的 1.8V 電壓源)



## 25.4. 應用電路


## 25.4.1. 應用電路系統 01

CMP 用來當作一個低電壓偵測器。



## 25.4.2. 應用電路系統 02

## CMP 用來做電容測量。





## 26. 串列涌信 SPI

## 26.1. 整體總說明

HY16F198B 有 1 個串列週邊介面 Serial Peripheral Interface (SPI)。 這個 SPI 使用同步串列數據通訊協定,並使用全雙工模式來運作。 它與 4-線雙向介面做通訊,且可在主/從端模式下運作。在主端模式下, 它有數個組態來執行不同的從端裝置。

## 功能:

全雙工同步傳輸。

支援主端模式或從端模式運作。

支援 MSB 或 LSB 最先傳輸。

傳輸框格式為 4~32 位元可程式化設定 BIT 長度。

高速 SPI 匯流排忙碌狀態旗標。

可編程時鐘脈衝率。

支援高/低電位從機端選擇。

可編程時鐘極性及相位。




圖 26-1 串列通訊 SPI 架構圖



MISO 接腳是主端裝置的輸入和從端裝置的輸出。MOSI 接腳是主端裝置的輸出和從端裝置的輸入。SCK 接腳是來自主端裝置的串口通訊時鐘輸出。CS 接腳是來自主端裝置的晶片選擇,以啓動從端裝置的 SPI 通訊。這些主端裝置或從端裝置的 MOSI/MISO/SCK/CS 接腳被連接在一起以便執行工作。通訊永遠是由主端裝置所啓動。主端裝置經由 MOSI 接腳傳送資料給從端裝置,而從端裝置經由 MISO 接腳回應。所以,這是全雙工通訊,數據進出同步,使用相同的時鐘源。




圖 26-2 SPI 的 IO 引腳圖

功能描述:I/O 接腳設定:

這些 SPI 接腳可用程式編寫給不同的 I/O 接腳。

### 時鐘相位與時鐘極性:

可用軟體來組成四個不同的時序方案,並由 CPOL 和 CPHA 暫存器來控制。

CPOL(時鐘極性)是在沒有資料傳輸的情況下,控制時鐘的穩定狀態值。

它可用在主端模式和從端模式中。如果 CPOL 為 1(高電位),則當 SPI 處於閒置模式時,

SCK 就會是 1。另一方面,如果 CPOL 是 0(低電位),則當 SPI 處於閒置狀態時,SCK 就會是 0(低電位)。

CPHA(時鐘相位)控制 SCK 的數據時脈沿捉捕。如果 CPHA 為 1(高電位),



SCK 接腳的第二個時脈沿(如果 CPOL 為 1 則是上升沿;為 0 則是下降沿)就會捕捉到 MSB 數據。這個數據會被拴在第二個 SCK 時脈沿。另一方面,如果 CPHA 是 0(低電位), SCK 接腳上的第一個時脈沿(如果 CPOL 為 1 則是下降沿;為 0 則是上升沿)就會捕捉到 MSB 數據。這個數據會被拴在第一個 SCK 時脈沿。因此,CPOL 和 CPHA 暫存器的組合控制數據捕捉和時脈沿輸出。




圖 26-3 SPI 的主動模式時序圖(CPHA=0)






圖 26-4 SPI 的主動模式時序圖(CPHA=1)

注意事項 : SPI Interface 工作於 Master Mode 時, SCK 工作頻率為 SPICK/2。

### SPI 控制暫存器 1 (SPI Control Register 1, ):

### (BL 控制位)數據框格式:

用來傳送和接收的交易字(transaction word)位元長度可在暫存器的控制位 BL 0x40F04[4:0] 中予以定義。最小的位元長度為 4 個位元,最大長度為 32 個位元。數據在移位暫存器中, 其傳輸格式可為 MSB 位元先被傳送或 LSB 位元先被傳送,且由暫存器的控制位 LBF 0x40F04[18]所定義。如果 LBF 是<0>,則數據傳輸格式為在移位暫存器中的 MSB 位元先被 傳輸。然後,第二個 MSB 被傳送,最後才是 LSB 位元。如果 LBF 是<1>,則數據傳輸格式 為 LSB 位元先被傳送。

### (CSL 控制位)從端裝置晶片選擇級別:

適用於 SPI 四線式主端與從端模式。這個 CS 接腳可被定義為 0 或 1(低電位或高電位)以啟動 從端裝置。這是由暫存器的控制位 CSL 0x40F04[19]所控制。如果在主端裝置中的 CSL 是<0>, 則 CS 接腳就會輸出 0(低電位)以啟動從端裝置。另一方面,如果主端裝置中的 CSL 為<1>, 則 CS 接腳就會輸出 1(高電位)以啟動從端裝置。如果在從端裝置中的 CSL 為<0>,則從端裝



置會在收到一個 CS 的輸入 0(低電位)後被啓動。另一方面,如果在從端裝置中的 CSL 為<1>, 則從端裝置會在收到一個 CS 的輸入 1(高電位)後被啓動。

注意事項: SPI Interface 工作於四線式 Master mode 時, CS 腳位的控制是屬於半自動控制的方式,例如: 當 CSL 設定為<1>時,此時 CS 腳位會被拉到低電位,當 SPI Master 要寫資料到終端 SPI Device 的時候, CS 腳位會自動拉到高電位,待資料傳送完成之後,會再自動回覆到低電位,即是 Idle 時候為 Low, Active 時候才為 High。

## (CSO 控制位)

這個控制位只有在三線式 SPI Slave mode 才會使用到。此腳位的功能為晶片內部喚醒 CS 信號模擬器控制。當 SPI Master 要寫資料給 SPI Slave,SPI Slave 要接收資料之前,則需要先設定 CSO=<0>才能正確接收資料。當資料接收完成後,要把資料從 RXB Buffer 讀出前,則需要先設定 CSO=<1>後,才能正確讀取所接收資料,在資料讀取後則需要設定 CSO=<0>才能準備接收下一筆資料。而當 SPI Slave 要回傳資料給 SPI Master 的時候,同樣需要先設定 CSO=<1>後,將需要傳送資料寫入 TXB Buffer 之後,再設定回 CSO=<0>,這樣才可以將資料回傳給 Master。

注意事項: 當使用三線式的 SPI 傳輸時,如果 SPI Slave 端已經先完成了初始化,並且設定 CSO=0,此時如果 SPI Master 端才上電做初始化的設定,會有可能造成 SPI Master 在初始 化的過程中因為 GPIO 的初始變化,造成 SPI Slave 端誤判,接收到一筆錯誤的資料,因而 引起 SPI Slave 端有第一筆資料誤接收的可能性。因為三線式的 SPI 傳輸中,本身並沒有 CS 腳位做同步的動作,使用者應該在 SPI Master 與 Slave 端初始化過程中建立握手協定 (Handshake Protocol),在確認雙方都初始化完成之後才開始做資料傳輸。

### SPI 控制暫存器 0 (SPI Control Register 0):

#### (OVF 控制位):

OVF 是 SPI 的溢位旗標。當傳輸期間有額外的 SCK 時脈沿輸入時,它就會是在高電位(1)。例如,如果一個交易字(Word)的位元長度是 16 個位元,且在 CS 改變為高電位前(在此例, CSL 為<0>),有 17 個來自主端裝置的時脈緣,而當 OVF 收到第 17 個時脈沿時,它的值是 1。這表示此一傳輸有錯誤發生。如果第 17 個時脈沿已發生,代表第一個被傳輸的數據遺失了。

### (ABF 控制位):

ABF 是 SPI 中止旗標,只用在從端模式中。在傳輸期間,當 SCK 時脈沿輸入不足時,它就會是在高電位(1)。例如,如果一個交易字(word)的位元長度是 16 個位元,有 15 個來自主端裝置的時脈沿,且 CS 改變為高電位(在此例, CSL 為<0>),則 ABF 為<1>。這表示此一傳輸有錯誤發生。交易未完成,傳輸的數據被更新到讀取暫存器中。傳輸被中止,且會遺失掉。



### (BUF 控制位):

BUF 是 SPI 的忙碌旗標。當 SPI 在傳輸或接受數據時,它是在高電位(1)。在主端裝置中,當 SPI 開始數據傳輸時,它是在高電位(1)。一旦 SPI 停止數據傳輸或傳輸字已完成傳輸時,它就會自動被清除。在從端模式中,當 SPI 準備好要與主端裝置通訊時,則 BUF 是<1>。一旦 SPI 停止數據傳輸或傳輸字已完成傳輸時,它會自動被清除。

### SPI 中斷旗標控制位:

- (1)STxIF:旗標 STxIF 是 SPI 的傳輸中斷(interrupt)。當寫入暫存器被載入到移位暫存器時,它會被設定為<1>。
- (2)SRxIF:旗標 SRxIF 是 SPI 的接收中斷。當移位暫存器被載入到讀取暫存器時,它會被設定為<1>。

### 26.2. 暫存器位址

SPI Register Address	31 24	23 16	15 8	7 0
SPI Base Address + 0X00(0X40F00)	SPIC2M	SPIC2	SPIC1M	SPIC1
SPI Base Address + 0X04(0X40F04)	SPIC0M	SPIC0	-	BL
SPI Base Address + 0X08(0X40F08)	RXB3	RXB2	RXB1	RXB0
SPI Base Address + 0X0C(0X40F0C)	TXB3	TXB2	TXB1	TXB0

### 26.3. 暫存器功能

## 26.3.1. SPI 暫存器 0

SPI Base Address + 0X00 (0X40F00)								
Symbol		SPICR0 (SPI Control Register 0)						
Bit	[31:24] [23] [22] [21] [20] [19] [18] [17] [1			[16]				
名稱	MASK	-	- RxF OVF ABF		BUF	DCF	TxBF	RxBF
RW	R0W-0	- R-0 RW0-0 R-0						
Bit	[15:08]	[07:04] [03] [02] [01]				[00]		
名稱	MASK	- C			CPHA	CPOL	M/S	En
RW	R0W-0	-				RV	V-O	

位元	名稱	描述
		接收(Rx)暫存器值更新旗標
Bit[22]	RxF	0   正常
		1 接收(RX)暫存器的數據有更新,此時不能讀取接收暫存器
		SPI 總線的數據長度過長旗標
Bit[21]	OVF	0 正常
		1 接收到的數據長度大於自行設置的數據長度 BL[4:0].寫入 0 可清除 OVF 旗標
		SPI 總線的數據長度偏少旗標
Bit[20]	ABF	0   正常
		1 接收到的數據長度小於自行設置的數據長度 BL[4:0].寫入 0 可清除 ABF 旗標
		SPI 總線繁忙旗標
Bit[19]	BUF	0 SPI 總線介面空間待機狀態
		1 SPI 總線介面繁忙狀態



		數據丢失旗標
Bit[18]	DCF	0 正常
		1 接收暫存器已滿而繼續接收數據,舊的數據會丢失,讀取接收暫存器可清零該位元
		TX 發送暫存器已滿旗標
Bit[17]	TxBF	0 TX 發送暫存器為空,可發送數據
		1 TX 發送暫存器已滿,繼續寫入數據將會覆蓋舊的數據
		Rx 接收暫存器已滿旗標
Bit[16]	RxBF	0 RX 接收暫存器為空
		1 RX 接收暫存器已滿(讀取接收暫存器可以清零該位元)
		SPI 總線捕捉數據的時脈相位設置
Bit[03]	CPHA	0 在 SCK 第一個時脈沿捕捉數據
		1 在 SCK 第二個時脈沿捕捉數據
		SPI 總線工作頻率極性控制
Bit[02]	CPOL	0 SCK 低電位為空間
		1 SCK 高電位為空間
		SPI 工作模式設置
Bit[01]	M/S	0   被動模式
		1   主動模式
		SPI 功能開啓控制
Bit[00]	EN	0 關閉
		1 開啓

# 26.3.2. SPI 暫存器 1

SPI Base Address + 0X04 (0X40F04)							
Symbol	SI	SPI CR1(SPI Control Register 1)					
Bit	[31:24]	[31:24] [23:21] [20] [19] [18] [17:16]				[17:16]	
名稱	MASK	-	CSO	CSL	LBF	MD	
RW	R0W-0 - RW-0						
Bit	[15:05]	[04:00]					
名稱	-	BL					
RW	-	RW-0					

位元	名稱	描述	
		晶片内部喚	醒(CS)信號模擬器控制,適用於 3 線模式
Bit[20]	CSO	0	CS 信號模擬器工作
		1	CS 信號模擬器待機
		CS 信號極	性設置,用於啓動器件,適用於 4 線主端與從端模式
Bit[19]	CSL	0	低電位啓動
		1	高電位啓動
		數據發送順	序
Bit[18]	LBF	0	MSB 先發送
		1	LSB 先發送
		SPI 介面工	作模式設置
		00	SPI 標準 4 線通訊介面模式
Bit[17-16]	MD	01	SPI 通用 3 線介面模式
		10	TI 模式
		11	TI 模式
Bit[4~0]	BL	SPI 發送一	個字的數據長度設置
المراج المراج	DL	00000	8 bits length



00001	16 bits length
00010	
00011	
00100	
00101	
00110	
00111	8 bits length
01000	
01001	
01010	
01011	
01100	
01101	
01110	
01111	16 bits length
10000	
10001	
10010	
10011	
10100	
10101	
10110	
10111	24 bits length
11000	
11001	
11010	
11011	28 bits length
11100	
11101	30 bits length
11110	
11111	32 bits length
労MD 独型ウンタ 独構学時	后本的CC 按网就命緣式CDIO 模式。

當 MD 被設定為 3 線模式時,原本的 CS 接腳就會變成 GPIO 模式。

## 26.3.3. SPI 暫存器 2

	SPI Base Address + 0X08 (0X40F08)				
Symbol	SPICR2 (SPI Control Register2)				
Bit	[31:16]				
名稱	RXB31_16				
RW	R-X				
Bit	[15:0]				
名稱	RXB15_00				
RW	RW-X				

位元	名稱	描述
Bit[31~0]	SPIRB	SPIRB[31:00] 是 32 位元的接收暫存器

以 LBF 位元來設定 LSB 或 MSB 先被傳輸。

當 LSB 被設定為先傳輸,就會影響到數據儲存的位置,

RXB 有效數據會,被向右對齊。例如,BL 被設定為 8 位元模式時,

接收到的數據就會在 RXB [7:0];設定為 9 位元模式時,



接收到的數據就會在 RXB [8:0],以此類推。當設定 MSB 先被傳輸時,

RXB 有效數據會被向左對齊。例如,BL 被設定為 8 位元模式時,

接收到的數據就會在 RXB [31:24]; 設定為 9 位元模式時,

接收到的數據就會在 RXB [31:23],以此類推。

### 26.3.4. SPI 暫存器 3

	SPI Base Address + 0X0C (0X40F0C)				
Symbol	SPICR3 (SPI Control Register 3)				
Bit	[31:16]				
名稱	TXB31-16				
RW	R-X				
Bit	[15:0]				
名稱	TXB15-0				
RW	RW-X				

位元	名稱	描述
Bit[31~0]	SPITB	SPITB[31:0] 是 32 位元的發送暫存器

以 LBF 位元來設定 LSB 或 MSB 先被傳輸。

當 LSB 被設定為先傳輸,就會影響到數據儲存的置,

TXB 有效數據會被向右對齊。例如,BL 被設定為 8 位元模式時,

接收到的數據就會儲存在 TXB [7:0];設定為 9 位元模式時,

接收到的數據就應儲存在 TXB [8:0],以此類推。當設定 MSB 先被傳輸時,

TXB 有效數據會被向左對齊。例如,BL 被設定為 8 位元模式時,

接收到的數據就會儲存在 TXB [31:24];設定為 9 位元模式時,

接收到的數據就會儲存在 TXB [31:23],以此類推。



## 27. 非同步串列涌訊 UART

## 27.1. 整體總說明

HY16F198B 有 2 組非同步串列通訊為 UART 和 UART2。此為增強型 EUART(Enhanced Universal Asynchronous Receiver Transmit)。這個 UART 的週邊通常稱作串列通訊介面(SCI)。 UART 可設定為全雙工異步系統,其週邊通訊裝置包括 LCD/LED 螢幕終端機和 PC/NB/Tablet/Smart Phone。它也可被設定為半雙工同步系統,其週邊通訊裝置則包括 ADC 或 DAC 整合電路、串列 EEPROM/Flash 等。加強型的 UART 具有額外的特性,包括數據框錯誤偵測和自動位址辨識。數據框錯誤偵測可以決定一個數據框是否為有效或是否未經過框停止位元。自動位址辨識功能可將位址框內容與單晶片位址做比較;而串列中斷只能在這兩者符合時才能被產生。

#### Baud Rate 傳輸串列傳輸速率

暫存器 0x40E08[15:0]是一個專用的 16bit baud rate 發生器,支援 EAURT 的非同步模式。下表是串列串列傳輸速率的計算公式,但是僅適用於主控模式。且在給定目標串列傳輸速率及工作頻率為 OSC HAO 的情況下,可以使用下表的公式來計算 Baud Rate 的近似整數值,從而可以確定串列傳輸串列傳輸速率誤差。且建議在切換工作頻率後,需要重置串列傳輸速率或使用自動串列傳輸速率功能,重新校正 Baud Rate 的值。

Baud Rate/EUART MODE	串列傳輸串列傳輸速率計算公式			
16 bit/非同步	OSC HAO÷[4x(n+1)]			
OSC HAO=CPU HAO 工作頻率; n= 0x40E08 暫存器的值;				

例如:工作在非同步模式下,其工作頻率為 OSC HAO(假設為 4MHZ),而目標串列傳輸速率 9600bps,可計算 Baud Rate 的值。

根據公式: Baud Rate= ((OSC\_HAO÷目標串列傳輸速率)÷4)-1

 $= ((4000000 \div 9600) \div 4) -1$ 

= 103.1667

≈103

而根據上述計算 Baud Rate 值來計算串列傳輸速率值:串列傳輸速率=4000000÷(4x(103+1))=9615.38;所以存在一定誤差,該誤差的計算方式為:

誤差率=(實際計算串列傳輸速率 - 目標串列傳輸速率)/目標串列傳輸速率

= (9615-9600)/9600

= 0.16%



自動串列傳輸速率功能(Auto Baudrate detection)

UART 模組支援自動檢測和校正串列傳輸速率的功能,稱之為自動串列傳輸速率功能。 自動串列傳輸速率必須在控制位 RxEn=1b 和 RxABDEn =1b 時才有效. 在接收到開始狀態後, 即開始進行自動串列傳輸速率檢測功能(接收資料需要為 0x55),在自動檢測和校正完成後 便將計算結果寫入暫存器 0x40E08[15:0]。

### UART Auto-Baud rate 自動傳輸速率設置流程:

- 1. UART 初始化設置: 包含 UART TX, RX Port 設定.TX 和 RX 對應到的 GPIO 腳位需要設置對應 TX 為 Output 和 RX 為 Input。
- 2. Auto Baudrate 初始化設置: 預先清除 0x40E08 [15:0]寄存器内容,關閉 RX 的 GPIO Input 設定,等待 RX IRQ(URxIF)中斷旗標產生,當收到 RX IRQ(URxIF)之後,再重新設定 RX 對應到的 GPIO port 為 Input。設置完成後,要再清除 UART 狀態旗標暫存器與清除 UART RX Data Buffer 和 RX IRQ(URxIF),即完成 Auto Baudrate 初始化設置。
- 3. 設置 Auo-baud Enable and Detection: 開啓 Auto baud rate 功能 RxABDEn =1b,並且等待 0x55。當收到 0x55 之後,暫存器 0x40E08[15:0]會自動填入目標傳輸率,完成 Auto-baud rate 設置。最後建議可在做完 Auto-baud rate 之後,增加 Hand shark process,目的是確認 auto-baud rate 得正確性。

UART Auto-baud rate 參考程式,以 PT1.5=RX 為例子:

```
1. Configuration before Auto Baud Rate:
ur_08 = 0x0;
                                       // Clear BRG
pio1_2 = 0x20000000;
                                       // Disable corresponding GPIO Input PIN of Rx
while(!(int 00 & 0x4));
                                      // Wait for RX IRQ
                                       // Enable corresponding GPIO Input PIN of Rx
pio1_2 = 0x20200000;
ur_00 = 0xff000000;
                                      // clear UART status Flags
Delay(1000);
                                        // Delay about 1000 NOP. OR less
                                   // Read UART data buffer
ur_0c;
int_00 = 0x00000400;
                                      // And then, clear UART Rx Interrupt flag
Auto-Baud rate Enable and Detection :
ur_04 = 0xff08;
                                      // Enable Auto-Baud rate detection
while(1)
                  // break only when Auto Baud Rate and Handshake Complete
{
                                 // Wait for RX IRQ
  while(!(int_00 & 0x4))
  ur_0c;
                                // Read UART data buffer
```

// And then, clear UART Rx Interrupt flag

 $int_00 = 0x00000400;$ 



```
if(Handshake())  // If Handshake process(user defined) was completed {
    break;
    }
    ur_04 = 0xff08;  // Retry and Enable Auto-Baud rate detection
}

說明:
ur_00 代表暫存器 0x40e00
ur_04 代表暫存器 0x40e04
ur_08 代表暫存器 0x40e08
ur_0c 代表暫存器 0x40e0c
pio1_2 代表暫存器 0x40804
int_00 代表暫存器 0x40000
```

### 通訊 IO 引腳

UART 通訊總線只用兩根線 TX/RX,晶片為 UART 模塊配置了 8 組通訊 IO 引腳(每一組包含 TX/RX 線),方便用戶在使用上設計的自由性。但這個是 IO 口的複用功能,透過 GPIO 復用功能控制器 0x40844 的控制位 PTUR 與 PTURE 方便的選擇及開啓 UART 的通訊 IO 引腳,注意,在使用 UART 功能同時,需要先開啓 IO 通訊引腳,且對應的 IO 引腳需要被設置為輸入或輸出模式。UART 通訊 IO 引腳分佈如下表所示。

#### **UART**

	PTUR[2:0]	PTURE	TX	RX	PTUR[2:0]	PTURE	TX	RX
Г	000	1	PT1.0	PT1.1	100	1	PT8.0	PT8.1
	001	1	PT1.4	PT1.5	101	1	PT8.4	PT8.5
	010	1	PT2.0	PT2.1	110	1	PT9.0	PT9.1
Γ	011	1	PT2.4	PT2.5	111	1	PT9.4	PT9.5

### UART2

PTUR2[2:0]	PTURE	TX2	RX2	PTUR2[2:0]	PTURE	TX2	RX2
000	1	PT1.2	PT1.3	100	1	PT8.2	PT8.3
001	1	PT1.6	PT1.7	101	1	PT8.6	PT8.7
010	1	PT2.2	PT2.3	110	1	PT9.2	PT9.3
011	1	PT2.6	PT2.7	111	1	PT9.6	PT9.7

表 27-1 UART 通訊 IO 引腳分佈



## 27.2. 暫存器位址

UART Register Address	31 24	23 16	15 8	7 0	
UART Base Address + 0X00(0X40E00)	MASK0	REG0	MASK1	REG1	
UART Base Address + 0X04(0X40E04)	-	-	MASK2	REG2	
UART Base Address + 0X08(0X40E08)	-	-	Bauc	l Rate	
UART Base Address + 0X0C(0x40E0C)	-	TX	-	RX	

<sup>-</sup>保留

## 27.3. 暫存器功能

## 27.3.1. UART 暫存器 0

	UART Base Address + 0X00 (0X40E00)								
Symbol	UARTCR0 (UART Control Register 0)								
Bit	[31:24]	[23]	[22]	[21]	[20]	[19]	[18]	[17]	[16]
名稱	MASK	OErr	NErr	FErr	PErr	TxBusy	TxBF	RxBusy	RxBF
RW	R0W-0		RW0-0			R-0			
Bit	[15:08]	[07:	[07:06]		:04]	[03]	[02]	[01]	[00]
名稱	MASK	PLen		DL	.en	RxIT	RxEn	TxIT	TxEn
RW	R0W-0	RW-1		RV	V-2		RV	V-0	

位元	名稱	描述			
	OErr F	RX Buffer ove	r run error flag		
Bit[23]		0 No	ormal		
		1 O	ver run		
		RX Noise dete	ected flag		
Bit[22]	NErr		ormal		
			pise detected		
		RX Frame che			
Bit[21]	FErr		ormal		
			ame check error		
		RX Parity check erroe			
Bit[20]	PErr		ormal		
			arity check error		
		TX Busy falg			
Bit[19]	TxBusy	0 Id			
			usy		
	TxBF	TX Buffer Full			
Bit[18]			mpty		
		1 Fu	الد		
		RX Busy flag			
Bit[17]	RxBusy	0 Id			
			usy		
		RX Buffer Full			
Bit[16]	RxBF		mpty		
		1 Fu	الد		

位元	名稱	描述	苗述				
		TX 停止長	長度控制				
Bit[7~6]	PLen	0	0.5Bit				
		1	1Bit				



		2	1.5Bit					
		3	2 Bit					
		TX/RX 資料	長度					
			Normal Mode	Parity Check Mode				
Bit[5~4]	DLen	0	6 Bit Mode	5 Bit Mode				
Dit[5~4]	DLGII	1	7 Bit Mode	6 Bit Mode				
		2	8 Bit Mode	7 Bit Mode				
		3	9 Bit Mode	8 Bit Mode				
		RX 中斷方式	大選擇					
			當 RX Data Buffer 有資料時發出中斷,讀取資料後中斷消失					
D'itool	р іт		主意: 必須透過讀取 Rx Data Buffer 暫存器的動作後,再下清除					
Bit[03]	RxIT		JRxIF=0b 的動作,則才可以正確清除中斷旗標,若沒有讀					
		0	取 Rx Data 暫存器的動作,透過指令仍無法清除 URxIF 狀態					
		1	當 RX 接收完一筆資料後	發出中斷				
		UART RX ‡	空制開關					
Bit[02]	RxEn	0	關閉					
		1	開啓					
		TX 中斷方式	 沈選擇					
Bit[01]	TxIT	0	當 TX Data Buffer 空間時發出中斷,寫入資料後中斷消失					
		1	當 TX 傳送完一筆資料後發出中斷					
		UART TX ½						
Bit[00]	TxEn	0	關閉					
		1	開啓					

## 27.3.2. UART 暫存器 1

	UART Base Address + 0X04 (0X40E04)								
Symbol		UARTCR1 (UART Control Register 1)							
Bit		[31:16]							
名稱		-							
RW		•							
Bit	[15:08]	[07:05]	[04]	[03]	[02]	[01]	[00]		
名稱	Mask	-	RxABDF	RxABDEn	RxWUEn	PrtEn	PrtODD		
RW	R0W-0 - RW-0								

位元	名稱	描述	描述 Hipan Angle Ang		
		自動鮑率偵	測錯誤旗標		
Bit[04]	RxABDF	0	正常		
		1	發生錯誤		
		自動偵測鮑	率開關		
Bit[03]	RxABDEn	0	關閉		
		1	開啓		
	RxWUEn	自動喚醒模	式		
Bit[02]		0	關閉		
		1	開啓		
		奇偶校正開	關		
Bit[01]	PrtEn	0	關閉		
		1	開啓		
Bit[00]	PrtODD	選擇奇同位	、偶同位校準		
ניסטןוים	ΡπΟΟΟ	0	偶同位校準		



	1	奇同位校準
--	---	-------

## 27.3.3. UART 暫存器 2

	UART Base Address + 0X08 (0X40E08)						
Symbol	UARTCR2 (UART Control Register 2)						
Bit	[31:16]						
名稱	-						
RW	-						
Bit	[15:0]						
名稱	Baud Rate						
RW	RW-X						

位元	名稱	描述
Bit[15~0]	Baud Rate	UART 鮑率設定

## 27.3.4. UART 暫存器 3

	UART Base Address + 0X0C (0X40E0C)							
Symbol	UARTCR3 (UART Control Register 3)							
Bit	[31:25]	[24:16]						
名稱	-	Tx Data						
RW	-	W-X						
Bit	[15:9]	[8:0]						
名稱	-	Rx Data						
RW	-	R-X						

位元	名稱	描述
Bit[24~16]	Tx Data	TX Data Buffer
Bit[08~00]	Rx Data	RX Data Buffer



### 27.4. UART 使用說明

HY16F198B 有兩組 UART 與 UART2 可供使用者使用,使用 UART 做串列傳輸控制流程如下,首先是 UART I/O 腳位的初始化設置,在初始化 UART 的設置部分需要注意到,當選擇好 TX/RX IO 通訊引腳之後,需要先做開啓 IO 通訊引腳動作,並且對應的 IO 引腳需要使用 GPIO 來設置為輸入或輸出模式。第二點為 UART 時脈源選擇控制,UART 時脈源可以選擇使用內部震盪器或者外部震盪器,UART 時脈源的選擇與 UART 的除頻會決定 UART 傳輸速度。以上兩點設定完之後也要設定 UART 傳輸協定,包含鮑率設定與傳輸位元等選擇,最後在 UART 設定完成之後,需要先做一小段的 Delay 時間設置,此為 IO 初始化穩定時間,當 IO 初始化達到穩定之後,即可做 UART 致能動作,完成 UART 初始化動作。UART 做傳輸資料使用上,建議所有的資料接收和傳送都是在(Interrupt)中斷事件裡面做處理,如果是使用 UART,則是在 INT HW0 做中斷處理,如果是使用 UART2,是在 INT HW7 做中斷處理。在 UART 完成初始化並且開啓 TX 與 RX 中斷致能之後,即可以開始等待中斷條件成立並做 UART 串列資料傳輸。

### UART 中斷說明:


以下為 URxIF, URxIR, IRxIE 使用關係說明。

	INT Base Address + 0X00 (0X40000)							
Symbol	INTCOM (Interrup	t Contro	l Regist	er 0)				
Bit	[31:24]	[23:22]	[21]	[20]	[19]	[18]	[17]	[16]
名稱	MASK	-	12CEIE	I2CIE	UTxIE	URxIE	STxIE	SRxIE
RW	R0W-0	-	RW-0					
Bit	[15:14] [13] [12] [11] [10] [09] [08]	[07:06]	[05]	[04]	[03]	[02]	[01]	[00]
名稱	MASK		I2CEIF	ISCIE	LITVIE	LIDVIE	CTVIE	SRxIF
	- I2CEIR I2CIR UTXIR <b>URXIR</b> STXIR SRXIR	_	IZCEIF	IZCIF	UIXIF	UKXIF	SIXIF	SKXIF
RW	R-0	-			R۱	N0-0		


- -URXIE =0b, UART RX 接收發生中斷時,URXIR=0b. URXIF=1b,但是晶片不會進到中斷副 程式 HW0 中。
- -URxIE =1b, UART RX 接收發生中斷時, URxIR=1b. URxIF=1b, 晶片進到中斷副程式 HW0中。
- -清除 URxIF=0b 動作時,同時 URxIR=0b。
- -目前函式庫對於中斷旗標的清除動作等,是藉由操作 URxIF 來控制。



### UART TX Interface 說明:



**UART Transmit Block Diagram** 




### 動作說明:


- -TXRF, 此為 Tx Shift Register 的狀態。
- -當寫資料到 TX Data 暫存器後,TxBF=1b,代表 Tx Buffer 不為空。之後會將資料移位到 Tx shift Register 内,這時 Tx Buffer 即為空, TxBF=0b。
- -當 Tx 資料還未全部傳送出去時,此時又寫資料到 TX Data 暫存器時,則 TxBF=1b, 代表 Tx Buffer 不為空。直到 Tx shift Register 内的資料全部傳送出去後,Tx Buffer 已經將資料移位到 Tx shift Register 内,則 TxBF=0b。
- -當 TxBF=1b 情況下,又寫資料到 TX Data 暫存器時,此時新的資料會將 Tx Buffer 内的值覆蓋過去。使用者需要判斷,避免資料被覆蓋掉。
- -TxIT 的設定會影響 UTxIF 中斷產生的方式(圖中以 TxIRQ 描述)。 當 TxIT=0b 時,其 UTxIF 產生的方式,相同於 HY16F188 系列產品使用方式。而在 HY16F19xB 系列產品使用上,增 加了 TxIT=1b 新功能設定。
- -TxIT=0b, 當 TX Buffer 空閒時發出中斷,寫入資料後中斷消失; UTxIF 的旗標則與 TxBF 旗標反向。只要 Tx Buffer 為空時, UTxIF=1b。因此這個狀態下, 若程式一開始就開啓 UTxIE=1b,則就會不停進入中斷。
- TxIT=1b,當 TX 傳送完一筆資料後發出中斷;當一筆資料完整輸出到 STOP 發生時,才會產生中斷旗標 UTxIF=1b。使用者可以自行透過指令清除 UTxIF=0b。 這個做法會方便使用者想要知道資料何時完整輸出後,而發生中斷通知。



### UART RX Interface 說明:



**UART Receive Block Diagram** 




### 動作說明:

- -UART開始接收資料時,當接收到 STAR 後的半個 UART CLOCK 時, RxBusy=1b, RX Buffer 内還沒接收完整資料,RX Buffer 為空,因此 RxBF=0b。當資料接收完成,發生 STOP 時,RxBusy=0b,RX Buffer 已經有資料,因此 RxBF=1b。
- -RxIT 的設定會影響 URxIF 中斷產生的方式(圖中以 RxIRQ 描述)。當 RxIT=0b 時,其 URxIF 產生的方式,相同於 HY16F188 系列產品使用方式。而在 HY16F19xB 系列產品使用上增加 了 RxIT=1b 新功能設定。
- -RxIT=0b,當RX Buffer 有資料時發出中斷,讀取資料後中斷消失;當資料接收完成後,RxBusy=0b,RxBF=1b,則中斷旗標發生URxIF=1b。此時必須透過讀取Rx Data 暫存器的動作後,再下清除URxIF=0b的動作,則才可以正確清除中斷旗標,若沒有讀取Rx Data 暫存器的動作,透過指令仍無法清除URxIF狀態。
- -RxIT=1b,當 RX 接收完一筆資料後發出中斷; 當資料接收完成後,RxBusy=0b,RxBF=1b,則中斷旗標發生 URxIF=1b。 此時不需要讀取 Rx Data 暫存器,都可以透過指令方式直接清除 URxIF=0b 的動作。



### **UART Auto WakeUp** 使用說明:

當 HY16F198B 晶片進入省電模式(Sleep 或 Idle Mode),可以設計使用 UART 的 RX 引腳來做喚醒動作。當進入省電模式時候,RxIRQ 所收到的第一筆資料為喚醒晶片用,需避免作為相關運算使用。以下說明 UART WakeUp 設置流程。



- 1. UART 初始化設置:包含 UART 的 TX 與 RX Port 設定,TX 和 RX 對應到的 GPIO 腳位需要設置對應 TX 為 Output 和 RX 為 Input。需注意: RX 引腳狀態需要設定為内部 Pull High 狀態或由外部線路使其 RX 引腳為 Pull High 狀態。
- 2. 開啓 UART WakeUp 功能,即設置暫存器 0X40E04[2]=RxWUEn=1b,並且開啓 RX Interrupt,與使能全局中斷 GIE=1。
- 3. 設置晶片進入省電模式(Sleep 或 Idle Mode)。 需注意:進入省電模式之前,需要先把 CPU 工作頻率切換到内部低頻 LPO,並且再把 CPU 高頻 HAO 做關閉動作,這樣才可以達到符合規格書預期的省電模式狀態。
- 4. 等待 Host 端的 TX 傳送訊號到 HY16F198B 做喚醒晶片動作。當 HY16F198B 接收到 Host 端傳送的 TX 訊號,會先進入到 UART 中斷,在 RxBF Flag 之後,清除此筆無效資料及相關 Interrupt Flag,並且重新再開啓内部 HAO 高頻,把 CPU 工作頻率切換到 HAO,離開 UART 中斷副程式返回到主程式。

需注意:在 RxBF 出現前的 Interrupt Flag 為喚醒晶片用,需避免作為相關運算用。如果是從 Sleep mode 喚醒至少要等 64msec(max: < 100msec), 晶片才可以開始動作, 等待過程中, Host 端误出到 HY16F198B 晶片的 UART command 是無效的。



## 28. 非同步串列通訊 UART2

## 28.1. 整體總說明

可參考 CH27 的 UART

## 28.2. 暫存器位址

UART2 Register Address	31 2	4 23	16	15	8	7	0	
UART2 Base Address + 0X00(0X40E10)	MASkC	) RE	G0	G0 MASk1		REG1		
UART2 Base Address + 0X04(0X40E14)	-		-		MASk2		REG2	
UART2 Base Address + 0X08(0X40E18)	-		•		Baud	Rate		
UART2 Base Address + 0X0C(0X40E1C)	-	(T	<b>&lt;</b> 2	-		R.	X2	

<sup>-</sup>保留

## 28.3. 暫存器功能

# 28.3.1. UART2 暫存器 0

	UART2 Base Address + 0X10 (0X40E10)								
Symbol		UART2CR0 (UART2 Control Register 0)							
Bit	[31:24]	[23]	[22]	[21]	[20]	[19]	[18]	[17]	[16]
名稱	Mask	OErr	NErr	FErr	PErr	TxBusy	TxBF	RxBusy	RxBF
RW	R0W-0		RW0-0				F	R-0	
Bit	[15:08]	[07:	[07:06]		:04]	[03]	[02]	[01]	[00]
名稱	MASK	PLen		DL	.en	RxIT	RxEn	TxIT	TxEn
RW	R0W-0	RW-1		RV	V-2		R\	W-0	

位元	名稱	描述					
		RX Buffer	RX Buffer over run error flag				
Bit[23]	OErr	0	Normal				
		1	Over run				
		RX Noise	detected flag				
Bit[22]	NErr	0	Normal				
		1	Noise detected				
		RX Frame	check error flag				
Bit[21]	FErr	0	Normal				
		1	Frame check error				
		RX Parity check error					
Bit[20]	PErr	0	Normal				
		1	Parity check error				
		TX Busy fl	ag				
Bit[19]	TxBusy	0	Idle				
		1	Busy				
		TX Buffer					
Bit[18]	TxBF	0	Empty				
		1	Full				
		RX Busy fl					
Bit[17]	RxBusy	0	Idle				
		1	Busy				



		RX Buffer	RX Buffer Full flag					
Bit[16]	RxBF	0	Empty					
		1	Full					
		TX 停止長	度控制					
		0	0.5Bit					
Bit[7~6]	PLen	1	1Bit					
		2	1.5Bit					
		3	2 Bit					
		TX/RX 資	料長度					
			Normal Mode	Parity Check Mode				
Bit[5~4]	DLen	0	6 Bit Mode	5 Bit Mode				
Dit[O'4]	DECIT	1	7 Bit Mode	6 Bit Mode				
		2	8 Bit Mode	7 Bit Mode				
		3	9 Bit Mode	8 Bit Mode				
		RX 中斷方	式選擇					
Bit[03]	RxIT	0	當 RX Data Buffer 7	自資料時發出中斷,讀取資料後中斷消失 				
		1	當 RX 接收完一筆資	料後發出中斷				
		UART RX	控制開關					
Bit[02]	RxEn	0	關閉					
		1						
		TX 中斷方						
Bit[01]	l		當 TX Data Buffer 空間時發出中斷,寫入資料後中斷消失					
		1						
		UART TX	控制開關					
Bit[00]	TxEn	0	關閉					
		1	開啓					



## 28.3.2. UART2 暫存器 1

	UART2 Base Address + 0X14 (0X40E14)							
Symbol	UART2CR1 (UART2 Control Register 1)							
Bit		[31:16]						
名稱		-						
RW				-				
Bit	[15:08]	[07:05]	[04]	[03]	[02]	[01]	[00]	
名稱	Mask	- RxABDF RxABDEn RxWUEn PrtEn PrtODD						
RW	R0W-0 - RW-0							

位元	名稱	描述			
		自動鮑率偵	測錯誤旗標		
Bit[04]	RxABDF	0	正常		
		1	發生錯誤		
		自動偵測鮑	率開關		
Bit[03]	RxABDEn	0	關閉		
		1	開啓		
		自動喚醒模式			
Bit[02]	RxWUEn	0	關閉		
		1	開啓		
		奇偶校正開	<b>弱</b>		
Bit[01]	PrtEn	0	關閉		
		1	開啓		
		選擇奇同位	、偶同位校準		
Bit[00]	PrtODD	0	偶同位校準		
		1	奇同位校準		

## 28.3.3. UART2 暫存器 2

	UART2 Base Address + 0X18 (0X40E18)				
Symbol	UART2CR2 (UART2 Control Register 2)				
Bit	[31:16]				
名稱	RSV.				
RW	R-0				
Bit	[15:00]				
名稱	Baud Rate				
RW	RW-X				

位元	名稱	描述
Bit[15~0]	Baud Rate	UART 鮑率設定



## 28.3.4. UART2 暫存器 3

	UART2 Base Address + 0X1C (0X40E1C)					
Symbol	UART2CR3 (UART2	2 Control Register 3)				
Bit	[31:25]	[24:16]				
名稱	-	Tx Data				
RW	-	W-X				
Bit	[15:09]	[08:00]				
名稱	-	Rx Data				
RW	-	R-X				

位元	名稱	描述
Bit[24~16]	Tx Data	TX Data Buffer
Bit[08~00]	Rx Data	RX Data Buffer

## 28.4. UART2 使用說明

UART2 與 UART 不同的地方在於控制位置暫存器與 IO 引腳配置與中斷向量的不同, UART 為 INT HW0, UART2 為 INT HW2, 其餘控制方式階相同,詳細可參考 CH27的 UART。



## 29. 涌用 I2C 涌信介面

## 29.1. 整體總說明

HY16F198B 有 1 個通訊介面(I2C),包含主(Master)和從(Slave)兩個運作模式如下圖所示。主機模式可以根據系統的需求結合傳送控制器(Transmission Controller, Tx Controller) 傳送 I2C 封包格式的信號至 I2C Bus,並以 Clock Generator 決定所需的傳送速率。而 Slave Controller 可以接收 I2C Bus 上的信號,以(Slave)從機模式接受 Bus 上的(Master)主機之通訊需求,並結合傳送控制器回傳主機所需要的資料。




圖 29-1 I2C 通訊架構圖

### 29.1.1. 涌信 I2C 介面特件

標準 I2C 串列介面包括 2 接腳的串列數據(SDA)和串列時鐘(SCL)。接腳是開放式漏極開路輸出結構,需要外部上拉電阻以確保高階輸出。標準 I2C 串列介面可以組態設定為主 (Master)模式、從(Slave)模式、或主/從(master/slave)模式。可編程時鐘允許調整 I2C 的傳輸速率。在主從之間,數據以雙向傳輸。I2C 允許大的運作電壓範圍。I2C 的參考設計使用一個7 位元的長位址空間,但保留了 16 個位址,以處理一群匯流排及最多可達 112(128-16=112) 個節點的通訊。






圖 29-2 I2C 總線掛接器件圖

## 29.1.2. 通信 I2C 介面訊號

## 開始訊號(START):

主端模式 SCL 為高電位元。從高電位發出 SDA 到低電位以啓動數據傳輸。

## 數據(DATA)和位址(ADDRESS)訊號:

I2C 串列介面協定只有當 SCL 是低電位元時才需要, SDA 只能依據數據來改變。

## 回應訊號(Acknowledge):

接收數據(Slave)是自最初的 8 個位元之後才開始。

傳送數據到一個裝置(Host)是送一個低電位,表示數據已經被收到。

## 停止訊號(STOP):

主端模式 SCL 是高電位元。從低電位發出 SDA 到高電位以結束一個數據傳輸。




圖 29-3 I2C 總線時序圖



### 數據傳輸率的計算:

I2C 内部暫存器 CRG[7:0]可以控制主端模式的數據傳輸率。I2C 匯流排 SCL 接腳上的串列數據傳輸速度決定於 I2C 的電路時鐘源(APCK)和串列傳輸速率暫存器 CRG[7:0]的數值設定,I2C 串列數據傳輸率可以由以下公式來決定:

(I2CCK)Data Baud Rate = (APCK) / [4X (CRG + 1)] (式 29-1)

注意: I2C Master Mode 與 I2C Slave Mode 之下, SCL 最高能夠支持速度為 400kHz。

### 超時控制 Time-out function (Time-Out):

Time-out 控制是為了避免 I2C 控制器將 I2C Bus 鎖死,I2C Device 在運作的過程中為了提供 MCU 足夠的時間處理 I2C 控制器的需求,因此 I2C 控制器在每一個回應位元之後都會將 SCL 拉為 Low,使 Master 無法傳出下一個時脈信號。但是當 MCU 過於忙碌或任何原因無法回應 I2C 控制器的需求時,I2C Bus 的 SCL 將有可能被鎖死於 Low。為了避免此情況發生,Time-out 控制器可以根據程式員所設定的 Time-out 條件,偵測 SCL 被本機拉為 Low 的時間,當 Time-out 被判定確立後,I2C 控制器會將 SCL 放掉並且發出中斷至 MCU。

Time-out 控制電路是以 I2C 時脈源 I2CCK 為計數條件,I2CCK 先以 TOPS 所設定之值最多可以作 128 的 Pre-scale,再根據 TOLimit 計數 SCL 被本機設為 Low 的時間(在此先訂為 SCLo),如果 SCLo 於尚未達到 Time-out 時間被釋放為 High,則 Time-out 控制器内部的計數器將被重置,並於下次 SCLo 在被拉為 Low 時重新計數;如果 SCLo 超出 Time-out 時間後依然被拉為 Low,則 Time-out 旗標 TOFlag 將被設立,並發出中斷信號要求 MCU 處理。

Time-out旗標被設立後,稍後的傳送過程中一律回應NACK於I2C Bus。MCU要清除Time-out旗標後方能再度正常使用I2C控制電路,Time-out旗標的清除必須將TOEn關閉再開啓,使Time-out控制電路回復初始狀態。

#### I2C 通訊引腳

I2C總線只有兩根線,但晶片給 I2C模塊配置 8 組通訊 IO 引腳(一組 IO 引腳包含 SCL/SDA), 是 IO 口的複用功能。方便用戶可以自由的設置選擇不同通訊引腳。透過控制器 I2CPTS 0x40844[19:17]、I2CPTEn 0x40844[16]選擇及開啟相應的通訊引腳。在使用 I2C 功能時, 必須先開啟通訊 IO 引腳,對應的 IO 引腳需設置為輸入或輸出模式。下表為通訊引腳分佈表。

I2CPTS[2:0]	I2CPTEn	SCL	SDA	I2CPTS[2:0]	I2CPTEn	SCL	SDA
000	1	PT1.0	PT1.1	100	1	PT2.0	PT2.1
001	1	PT1.2	PT1.3	101	1	PT2.2	PT2.3
010	1	PT1.4	PT1.5	110	1	PT2.4	PT2.5
011	1	PT1.6	PT1.7	111	1	PT2.6	PT2.7

表 29-1 I2C 通訊 IO 引腳分佈



注意:HY16F198B 產品系列的 I2C 應用,初始化 GPIO 引腳功能為輸入或輸出模式為選擇性設置,使用者在 I2C 初始化流程上可以省略此步驟流程。

## 29.1.3. 通信 I2C 介面流程

I2C 串列介面術語

(SPIA):代表對 Action Register(ACT)控制暫存器所下達指令, S 為 Start 指令, P 為 Stop 指令, I 為中斷旗標, A 為 Acknowledge 指令。

SPIA:代表讀取 Action Register(ACT)控制暫存器之值,可以用於判讀中斷旗標或其他指令是否運作完成。

STA:讀取 Status 暫存器之值,用以表示目前 I2C 電路運作狀態。 其中 SPIA 所對應的暫存器位置為 0x41004[3:0], STA 所對應的暫存器位置為 0x41004[23:16]。

下列流程圖會以圖所示之(灰底圓框)、(白底圓框)、(純白方框)
分別表示 I2C 介面之狀態:
Status with IRQ
Status without IRQ
Action

灰底圓框:表示中斷旗標已被設立之 I2C 狀態。 白底圓框:表示中斷旗標未被設立,需由 MCU 主動讀取之 I2C 狀態。 純白方框:表示需由 MCU 對 I2C 下達指令。



## 29.1.4. 通信 I2C Master TX 流程




圖 29-4 Master Transmitter Mode



## 29.1.5. 通信 I2C Master RX 流程




圖 29-5 Master Receiver Mode



## 29.1.6. 通信 I2C Slaver TX 流程




圖 29-6 Slave Transmitter Mode



## 29.1.7. 通信 I2C Slaver RX 流程




圖 29-7 Slave Receiver Mode



### 29.1.8. 通信 I2C General Call 流程




圖 29-8 General Call Mode



## 29.2. 暫存器位址

I2C Register Address	31 24	23 16	15 8	7 0
I2C Base Address + 0X00 (0X41000)	-	-	MASK0	I2C_CON0
I2C Base Address + 0X04 (0X41004)	MASK1	I2C_CON1	MASK2	I2C_CON2
I2C Base Address + 0X08 (0X41008)	MASK3	I2C_CON3	MASK4	I2C_CON4
I2C Base Address + 0X0C (0X4100C)	MASK5	MASK6	I2C_CON5	I2C_CON6
I2C Base Address + 0X10 (0X41010)	-	-	-	I2C_CON7
I2C Base Address + 0X14 (0X41014)	-	-	-	I2C_CON8

## -保留

## 29.3. 暫存器功能

## 29.3.1. I2CCR0 暫存器

	I2C Base Address + 0X00 (0X41000)								
Symbol		12	2CCR0 (I2C Control F	Register 0)					
Bit			[31:16]						
名稱		RSV							
RW		R-0							
Bit	[15:08]	[07:03]	[02]	[01]	[00]				
名稱	MASK	- GCRst TOEn I2CEn							
RW	R0W-0	W-0 - RW-0							

## Configuration Register (CFG)

_	_	`	,
位元	名稱	描述	
		全呼復位	使能控制
Bit[02]	GCRst	0	關閉
		1	開啓
		超時復位:	功能開啓控制
Bit[01]	TOEn	0	關閉
		1	開啓
		I2C 功能	開啓控制
Bit[00]	I2CEn	0	關閉
		1	開啓

注意事項: 當 I2CEn 關閉時,將關閉 I2C 内部的 Clock,除了 Configuration Register 可以 進行寫入動作,其餘暫存器將無法寫入資料。



## 29.3.2. I2CCR1 暫存器

## Action Register (ACT)

	•	,							
	I2C Base Address + 0X04 (0X41004)								
Symbol				I2CCR1 (I2	2C Control R	egister 1)			
Bit	[31:24]	[23]	[22]	[21]	[20]	[19]	[18]	[17]	[16]
名稱	MASK	MAct	SAct	Rx P/Sr	R/W	DF	A/NA	GC	ARB
RW	R0W-0			•	R-(	0			
Bit	[15:08]	[07]	[06]	[05]	[04]	[03]	[02]	[01]	[00]
名稱	MASK	SEn	10bEn	3BEn	EIRQFlag	START	STOP	IRQFlag	A/NA
RW	R0W-0	RW-0							

位元	名稱	描述	描述				
		主機模式	<b>啓用旗標</b>				
Bit[23]	Bit[23] MAct	0	未啓用				
		1	啓用				
		從機模式	啓用旗標				
Bit[22]	SAct	0	未啓用				
		1	啓用				
		接收停止	或重新開始旗標				
Bit[21]	Rx P/Sr	0	正常				
		1	接收停止或重新開始旗標已被發送或接收.				
		讀寫狀態					
Bit[20]	R/W	0	寫命令已被發送或接收				
		1	讀命令已被發送或接收				
		資料旗標					
Bit[19]	DF	0	正常				
		1	I2C 資料已被發送或接收				
		應答信號	(ACK)狀態旗標				
Bit[18]	A/NA	0	應答信號(ACK)未被發送或接收				
		1	應答信號(ACK)已被發送或接收				
		全呼狀態	旗標				
Bit[17] GC	GC	0	正常				
		1	當前正進行全呼操作				
		仲裁漏失					
Bit[16]	ARB	0	正常				
		1	仲裁漏失				

位元	名稱	描述	描述				
		(I2C Slav	/e)從機模式開啓控制				
Bit[07]	SEn	0	關閉				
		1	開啓				
		(I2C Slav	/e)從機 10 位元位址碼模式開啓控制				
Bit[06]	10bEn	0	關閉				
		1	開啓 10 位元位址碼模式				
		(I2C Slav	/e)從機發送3筆數據功能開啓控制				
Bit[05]	3BEn	0	關閉				
		1	開啓從機連續發送3筆數據功能				



		錯誤旗標	,與錯誤中斷旗標 I2CEIF 相關聯,先清零該位元才能清零 I2CEIF
Bit[04]	EIRQFlag	0	正常
		1	發生超時或接收到意外的起始 ( 停止 ) 信號或仲裁失敗
		(S)起始信	
Bit[03]	START(S)	0	正常
		1	於 I2C 總線上產生起始信號
		(P)停止信	號控制位元
Bit[02]	STOP(P)	0	正常
		1	於 I2C 總線上產生停止信號
		(I) 中斷招	2制位元
	IRQFlag(I)	0	正常;
Bit[01]			響應中斷,器件接收到 9 個 clock 後響應中斷,並將 SCL 拉低直到該位元被清
		1	零後釋放 SCL 信號線;寫入 0 將會清零器件狀態控制位元,使 I2C 往下一個
			狀態執行。
	A/NA(A)	(A)應答信	號回覆控制位元
Bit[00]		0	未回覆 ACK 或回覆 NACK
		1	應答信號(ACK)已回覆.

### 29.3.3. I2CCR2 暫存器

I2C Base Address + 0X08 (0X41008)								
Symbol	Symbol I2CCR2 (I2C Control Register 2)							
Bit	[31:24]		[23:16]					
名稱	MASK CRG							
RW	R0W-0 RW-0							
Bit	[15:08]	[07]	[06:04]	[03:00]				
名稱	MASK	TOFlag	TOPS	TOLimit				
RW	R0W-0	R-0	RW	/-0				

位元	名稱	描述	
		I2C 總線	數據串列傳輸速率控制暫存器
Bit[23~16]	CRG	0	設置 0
		1	設置 1

I2C 總線的數據串列傳輸速率決定於 I2C 的時脈源和串列傳輸速率控制暫存器 CRG 的值;

I2C 總線數據串列傳輸速率可由以下公式計算得到:

I2CCK(Data Baud Rate)= (APCK) / [4x (CRG + 1)]

位元	名稱	描述	
	TOFlag	超時旗標	
Bit[07]		0	正常
		1	I2C 總線時鐘線高低電位控制超時
	TOPS	超時時鐘隊	余頻器設置
Bit[6~4]		111	CLKPS = I2CCK / 128
		110	CLKPS = I2CCK / 64
		101	CLKPS = I2CCK / 32
		100	CLKPS = I2CCK / 16



		011	CLKPS = I2CCK / 8
		010	CLKPS = I2CCK / 4
		001	CLKPS = I2CCK / 2
		000	CLKPS = I2CCK / 1
		超時上限的	直設置
		1111	16x CLKPS Cycle
		1110	15x CLKPS Cycle
		1101	14x CLKPS Cycle
		1100	13x CLKPS Cycle
	TOLimit	1011	12x CLKPS Cycle
		1010	11x CLKPS Cycle
		1001	10x CLKPS Cycle
Bit[3~0]		1000	9x CLKPS Cycle
		0111	8x CLKPS Cycle
		0110	7x CLKPS Cycle
		0101	6x CLKPS Cycle
		0100	5x CLKPS Cycle
		0011	4x CLKPS Cycle
		0010	3x CLKPS Cycle
		0001	2x CLKPS Cycle
		0000	1x CLKPS Cycle

## 29.3.4. I2CCR3 暫存器

## Slave ID0 (SID0)

Olave IL	)0 (SID0)					
	I2C Base Address + 0X0C (0X4100C)					
Symbol		12CCR3 (12C C	Control Register 3)			
Bit	[31:24]		[23:16]			
名稱	SID1 MASK		SID0 MASK			
RW	R0W-0		R0W-0			
Bit	[15:09]	[80]	[07:01]	[00]		
名稱	SID1	VD1	SID0	VD0		
RW	RW-0		RW-0			

位元	名稱	描述	
		SID1 MAS	SK
Bit[31~24]	SID1 MASK	0	關閉
		1	開啓
		SID0 MAS	SK
Bit[23~16]	SID0 MASK	0	關閉
		1	開啓
		SID1 從模	地址碼設置
Bit[15~9]	SID1	0	置 0
		1	置 1
		從機位址码	馬有效控制位元,寫入位址碼時該位元必須為 1
Bit[08]	VD1	0	從機地址碼無效
		1	從機位址碼有效
		SID0 從模	地址碼設置
Bit[7~1]	SID0	0	置 0
		1	置 1



		從機位址	碼有效控制位元,寫入位址碼時該位元必須為 1
Bit[00]	VD0	0	從機地址碼無效
		1	從機位址碼有效

### 注意事項:

當 I2C 工作於從機(Slave)模式時,提供兩組 Slave ID Register,可以應用於同時存在兩組從機模式。例如: VD0 設定為 0x30, VD1 設定為 0x32。也可以利用兩組 Slave ID 組合出 10 位元從機定址模式。

I2C Slave 内建 Slave ID Comparator 用以比較由 I2C Bus 上所接收的 Slave ID 是否與 Slave ID Register 上所設定的 ID 一致性。當比較結果一致時就會發出 Slave Mode 中斷信號通知系統準備服務主機的需求,並且將 I2C Bus 的時脈信號 SCL 拉為 Low 使主機等待本機系統有所回應。而 Slave Controller 將等待系統有所回應才會將 SCL 的控制權交還主機。因此為了避免本機系統異常而長時間佔用 I2C Bus,使用者必須適當的設定逾時控制器(Time-out Controller),以便於系統太久無回應時,由 Slave Controller 自行解除 SCL 的控制,並且發出錯誤狀態中斷信號。

### 29.3.5. I2CCR4 暫存器

	I2C Base Address + 0X10 (0X41010)					
Symbol		I2CCR4 (I2C Control Register 4)				
Bit		[31:16]				
名稱	RSV					
RW		R-0				
Bit	[15:08]	[07:01]	[00]			
名稱	- Rx A7-1/D7-1 RW/D0					
RW	- R-X					

## Receiver Data Buffer (RxAD)

位元	名稱	描述	
		接收位址。	或數據暫存器 RX[7:0]
Bit[7~1]	Rx A7-1/D7-1	0	置 0
		1	置 1
		接收到的	數據是讀寫命令或數據的第0位值
Bit[00]	RW/D0	0	置 0
		1	置 1

#### Transmitter Data Buffer 0 (TxAD)

	,					
	I2C Base Address + 0X14 (0X41014)					
Symbol	I2C 5 (I2	C Control Register 5)				
Bit	[31:24]	[23:17]	[16]			
名稱	RSV.	TX2 A7-1/D7-1	Flag/D0			
RW	R-0	RW-X				



Bit	[15:08]	[7:1]	[0]
名稱	TX1 A7-0/D7-0	TX0 A7-1/D7-1	RW/D0
RW		RW-X	

位元	名稱	描述
Bit[23~17] TX2		發送暫存器 2,發送地址或數據 data[7:1]的值
	TX2 A7-1/D7-1	0 置 0
		1 置 1
	Bit[16] Flag/D0	發送暫存器 2,發送讀寫命令或數據 data[0]的值
Bit[16]		0 置 0
		1 置 1
Bit[15~8]	TX1 A7-0/D7-0	發送暫存器 1,發送地址或數據 data[7:0]的值
		0 置 0
		1 置 1
Bit[7~1] T	TX0 A7-1/D7-1	發送暫存器 0,發送地址或數據 data[7:1]的值
		0 置 0
		1 置 1
	TX0 A7-1/D7-1	發送暫存器 0,發送讀寫命令或數據 data[0]的值
Bit[00]		0 置 0
		1 置 1

### 注意事項:

在通訊過程中,當沒有要傳輸時,數據傳輸寄存器必須被設置為 OXFF。

因為最低位元,長期拉 Low 容易讓 SDA 總線鎖住在 Low(0)。

當 I2C 工作於從機模式(Slave),如果工作於標準 1 byte 模式,是利用 TX0 A7-1/D7-1 進行單筆資料傳送,如果工作 3 bytes 模式,是利用 TX0 A7-1/D7-1, TX1 A7-0/D7-0, TX2 A7-1/D7-1 進行資料傳送。

TX1 A7-0/D7-0: Transmitter 2nd Data Buffer Bit7-0 for 3 Byte Mode Only 於 3 byte 模式資料傳送完成後,此暫存器自動設為 FFh。

TX2 A7-0/D7-0: Transmitter 3rd Data Buffer bit7-1 for 3 Byte mode only. Flag/D0: Transmitter 3rd Flag or Data buffer bit 0 for 3 byte mode only 於 3 byte 模式資料傳送完成後,此暫存器自動設為 FFh。



29.4.I2C 使用說明

29.4.1. I2C 初始化說明

#### **I2C Master Mode Initial**

- 前置作業: 配置 I2CCK, 配置 GPIO 為 I2C 模式。
- 配置 I2CEn 致能 I2C 與 I2C 内部時脈電路。
- 配置 CRG 使 I2C 運作於所需之傳輸率。
- 配置 TOPS 與 TOLimit 設定 Clock Stretching 時間限制。
- 配置 I2CEn 與 TOEn 致能 I2C 與 Time-out 控制電路。
- I2C Master Mode Initial 完成,使用者可以利用 ACT,STA,RxAD 與 TxAD 等暫存器完成所需 資料傳送。

#### **I2C Slave Mode Initial**

- 前置作業: 配置 I2CCK, 配置 GPIO 為 I2C 模式。
- 配置 I2CEn 致能 I2C 與 I2C 内部時脈電路。
- 配置 TOPS 與 TOLimit 設定 Clock Stretching 時間限制。
- 配置 Slave IDx 與 Slave IDx Mask 做為 Slave Mode ID 之比較用。
- 配置 SEn 致能 Slave Mode 電路。
- 配置 I2CEn 與 TOEn 致能 I2C 與 Time-out 控制電路。
- I2C Slave Mode Initial 完成,使用者可以利用 ACT,STA,RxAD 與 TxAD 等暫存器完成所需資料傳送。

## 10 Bit Addressing I2C Slave Mode Initial

- 前置作業: 配置 I2CCK, 配置 GPIO 為 I2C 模式。
- 配置 I2CEn 致能 I2C 與 I2C 内部時脈電路。
- 配置 TOPS 與 TOLimit 設定 Clock Stretching 時間限制。
- 配置 Slave IDx 與 Slave IDx Mask 做為 Slave Mode ID 之比較用。
- 配置 SEn 與 10bEn 致能 Slave Mode 電路與 10 Bit Addressing 電路。
- 配置 I2CEn 與 TOEn 致能 I2C 與 Time-out 控制電路。
- I2C Slave Mode Initial 完成, 使用者可以利用 ACT,STA,RxAD 與 TxAD 等暫存器完成所需 資料傳送。

### 3 Byte I2C Slave Mode Initial

- 前置作業: 配置 I2CCK, 配置 GPIO 為 I2C 模式。
- 配置 I2CEn 致能 I2C 與 I2C 内部時脈電路。
- 配置 TOPS 與 TOLimit 設定 Clock Stretching 時間限制。
- 配置 Slave IDx 與 Slave IDx Mask 做為 Slave Mode ID 之比較用。
- 配置 SEn 與 3BEn 致能 Slave Mode 電路與 3 Byte TX 控制電路。



- 配置 I2CEn 與 TOEn 致能 I2C 與 Time-out 控制電路。
- I2C Slave Mode Initial 完成,使用者可以利用 ACT,STA,RxAD,TX0,TX1,TX2 等暫存器完成所需資料傳送。

## 29.4.2. I2C 操作流程說明

下圖為一個常見的 I2C EEPROM(24C02)資料控制格式。

以下提供 I2C Master Write & Read 來讀取與寫入 EEPROM 的控制解說來讓使用者了認識 HY16F198B 的 I2C 操作流程。




圖 29-9 I2C EEPROM 資料控制格式



## I2C Master TX 端流程說明:

讀者可以參考以下文字說明,清楚了解到 I2C Master TX 端 I2C Single Write 的操作流程。




圖 29-10 I2C Master TX 狀態之流程圖

1. 首先使用紘康 C 函式庫指令 DrvI2C\_Ctrl(1,0,0,0)設定(SPIA)=(1000) 完成 START



condition,當執行完指令 DrvI2C\_Ctrl(1,0,0,0),可以使用示波器從 SCL 和 SDA 腳位觀察出 I2C START 波形訊號已經送出。

- 2. 使用紘康 C 函式庫指令 DrvI2C\_GetStatusFlag 確認 STA 狀態是否為 90h,如果為 90h, 進入 90h 狀態。 在 90h 狀態内使用指令 DrvI2C\_WriteData 填入 SLAVE ADDRESS 並且使 用指令 DrvI2C\_Ctrl(0,0,0,0)設定(SPIA)=(0000),當在 90h 狀態内執行完 DrvI2C\_Ctrl(0,0,0,0),可以使用示波器從 SCL 和 SDA 腳位觀察 I2C SLAVE ADDRESS 波形訊號已經送出。
- 3. 使用紘康 C 函式庫指令 DrvI2C\_GetStatusFlag 確認 STA 狀態是否為 84h,如果為 84h,代表 Slave 已經回 ACK,進入 84h 狀態。在此狀態内使用指令 DrvI2C\_WriteData 填入 WORD ADDRESS 並且使用指令 DrvI2C\_Ctrl(0,0,0,0,0)設定(SPIA)=(0000),當在 84h 狀態内執行完 DrvI2C\_Ctrl(0,0,0,0),可以從 SCL 和 SDA 腳位觀察 I2CWORD ADDRESS 波形訊號已經送出。
- 4. 使用紘康 C 函式庫指令 DrvI2C\_GetStatusFlag 確認 STA 狀態是否為 8Ch,如果為 8Ch,代表 Slave 已經回 ACK,進入 8Ch 狀態。 在此狀態内,使用指令 DrvI2C\_WriteData 填入 DATA BYTE 並且使用指令 DrvI2C\_Ctrl(0,0,0,0)設定(SPIA)=(0000),當在 8Ch 狀態内執行完 DrvI2C\_Ctrl(0,0,0,0),可以從 SCL 和 SDA 腳位觀察 I2C DATA BYTE 波形訊號已經送出。
- 5. 使用紘康 C 函式庫指令 DrvI2C\_GetStatusFlag 確認 STA 狀態是否為 8Ch,如果為 8Ch,代表 Slave 已經回 ACK。此時還是進入 8Ch 狀態,在此狀態内,因為已經不做任何資料傳送,所以可以使用指令 DrvI2C\_Ctrl(0,1,0,0)設定(SPIA)=(0100),當在 8Ch 狀態内執行完 DrvI2C\_Ctrl(0,1,0,0),可以從 SCL 和 SDA 腳位觀察 I2C STOP 波形訊號已經產生。
- 6. 使用紘康 C 函式庫指令 DrvI2C\_GetStatusFlag 確認 STA 狀態是否為 30h,如果為 30h, 代表第一筆資料傳送已經完成。



### I2C Master TX&RX 端流程說明:

讀者可以參考以下文字說明,清楚了解到 I2C Master TX&RX 與 I2C Single Read 的操作流程。




圖 29-11 I2C Master TX&RX 狀態之流程圖

- 1. 在執行 I2C Master RX 流程之前,還是先需要做 I2C Master TX 流程。首先使用紘康 C 函式庫指令 DrvI2C\_Ctrl(1,0,0,0)設定(SPIA)=(1000) START condition,當執行完指令 DrvI2C\_Ctrl(1,0,0,0),可以從 SCL 和 SDA 腳位觀察出 I2C START 波形訊號已經送出。
- 2. 使用紘康 C 函式庫指令 DrvI2C\_GetStatusFlag 確認 STA 狀態是否為 90h,如果為 90h,進入 90h 狀態。 在 90h 狀態内使用指令 DrvI2C\_WriteData 填入 SLAVE ADDRESS 並且使用指令 DrvI2C\_Ctrl(0,0,0,0,0)設定(SPIA)=(0000), 當在 90h 狀態内執行完 DrvI2C\_Ctrl(0,0,0,0),可以從 SCL 和 SDA 腳位觀察 I2C SLAVE ADDRESS 波形訊號已經送出。
- 3. 使用紘康 C 函式庫指令 DrvI2C\_GetStatusFlag 確認 STA 狀態是否為 84h,如果為 84h, 代表 Slave 已經回 ACK,進入 84h 狀態,在此狀態内使用指令 DrvI2C\_WriteData 填入 WORD ADDRESS 並且使用指令 DrvI2C\_Ctrl(0,0,0,0)設定(SPIA)=(0000),當在 84h 狀態内執行完



DrvI2C\_CtrI(0,0,0,0),可以從 SCL 和 SDA 腳位觀察 I2C WORD ADDRESS 波形訊號已經送出。

- 4. 使用紘康 C 函式庫指令 DrvI2C\_GetStatusFlag 確認 STA 狀態是否為 8Ch,如果為 8Ch,代表 Slave 已經回 ACK,進入 8Ch 狀態。 在此狀態内使用指令 DrvI2C\_Ctrl(1,0,0,0)設定 (SPIA)=(1000),當在 8Ch 狀態内執行完 DrvI2C\_Ctrl(1,0,0,0),可以從 SCL 和 SDA 腳位觀察 I2C repeated start 波形訊號已經送出。
- 5. 使用紘康 C 函式庫指令 DrvI2C\_GetStatusFlag 確認 STA 狀態是否為 B0h,如果為 B0h,代表 repeated start 訊號已經送出。使用指令 DrvI2C\_WriteData 填入 SLAVE ADDRESS+1 並且使用指令 DrvI2C\_Ctrl(0,0,0,0)設定(SPIA)=(0000), 當在 B0h 狀態内執行完 DrvI2C\_Ctrl(0,0,0,0),可以從 SCL 和 SDA 腳位觀察 I2C SLAVE ADDRESS+1 波形訊號已經送出,此時進入 I2C Master RX 流程。
- 6. 使用紘康 C 函式庫指令 DrvI2C\_GetStatusFlag 確認 STA 狀態是否為 94h,如果為 94h, 代表 Master 端已經收到 SLAVE ADDRESS+1 所回的 ACK,進入 94h 狀態,使用指令 DrvI2C\_CtrI(0,0,0,0)設定(SPIA)=(0000),當在 94h 狀態内執行完 DrvI2C\_CtrI(0,0,0,0),可 以從 SCL 和 SDA 腳位觀察 I2C Slave DATA BYTE 波形訊號已經送出。
- 7. 使用紘康 C 函式庫指令 DrvI2C\_GetStatusFlag 確認 STA 狀態是否為 98h,如果為 98h,代表 Master 端已經收到 Slave 端所回的 DATA BYTE 資料並且 Master 已經送出 NACK 訊號給 Slave 端。 使用指令 DrvI2C\_ReadData 讀回 Slave 端所送出的 DATA BYTE 資料並且設定(SPIA)=(0100),送出 Stop 結束訊號。
- 8. 使用紘康 C 函式庫指令 DrvI2C\_GetStatusFlag 確認 STA 狀態是否為 30h,如果為 30h, 代表第一筆資料讀取已經完成。



## I2C Slave RX 端流程說明:

讀者可以參考以下文字說明,清楚了解到 I2C Slave RX 端與 I2C Single Write 的操作流程。




圖 29-12 I2C Slave RX 狀態之流程圖



- 1. 在完成 I2C Slave 初始化之後,首先 I2C Master 端先送出 SLAVE ADDRESS 資料給 I2C Slave 端,如果 I2C Slave 端有正確回 ACK,此時 I2C Slave 端會進入 0x44 的狀態,這時候如果使用示波器觀察 SCL 與 SDA 腳位狀態,可以看出 I2C Master 已經送出 SLAVE ADDRESS 資料給 I2C Slave,並且 I2C Slave 端也已經做了第一次的 ACK 訊號回覆。
- 2. 當 I2C Slave 端進入 0x44 狀態,此時代表 I2C Slave 已經做了第一次的 ACK 回覆, 這時候 I2C Master 端如果送出 WORD ADDRESS 的資料給 I2C Slave 端, 當 I2C Slave 端使用指令 DrvI2C\_Ctrl(0,0,0,1)設定(SPIA)=(0001),當執行完(SPIA)=(0001)的控制狀態,代表 I2C slave 端已經收到 WORD ADDRESS 資料並且做 ACK 的回覆,這時候如果使用示波器觀察 SCL 與 SDA 腳位狀態,可以看出 I2C Slave 已經做了第二次的 ACK 訊號回覆,I2C Slave 端進入 0x4C 狀態。
- 3. I2C Slave 端進入 0x4C 狀態,此時 I2C Slave 端使用指令 DrvI2C\_ReadData 收下 WORD ADDRESS 資料,這時候 I2C Master 端會再送出 DATA BYTE 的資料給 I2C Slave 端,當 I2C Slave 端使用指令 DrvI2C\_Ctrl(0,0,0,1)設定(SPIA)=(0001),當執行完(SPIA)=(0001)的控制狀態,代表 I2C Slave 已經收到 DATA BYTE 資料並且做 ACK 的回覆,這時候如果使用示波器觀察 SCL 與 SDA 腳位狀態,可以看出 I2C Slave 端已經做了第三次的 ACK 訊號回覆,I2C Slave 端還是進入 0x4C 狀態。
- 4. I2C Slave 端進入 0x4C 狀態,此時 I2C Slave 端使用指令 DrvI2C\_ReadData 收下 DATA BYTE 資料,當 I2C Slave 端使用指令 DrvI2C\_Ctrl(0,0,0,1)設定(SPIA)=(0001)之後,I2C Master 端會送出 STOP 訊號給 I2C Slave 端,這時候如果使用示波器觀察 SCL 與 SDA 腳位狀態,可以看出 I2C Master 端途出 STOP 訊號給 I2C Slave 端,I2C Slave 端進入 0x30 狀態。
- 5. I2C Slave 端進入 0x30 狀態,代表 I2C Slave 端已經收到 I2C Master 端所送出 STOP 訊號,此時使用指令 DrvI2C\_Ctrl(0,0,0,0)設定(SPIA)=(0000),讓 I2C Slave 端重新進入初始狀態,等待下一次的 I2C Master 端訊號發送訊號。



### I2C Slave TX&RX 流程說明:

讀者可以參考以下文字說明,清楚了解到I2C Slave TX&RX與I2C Single Read的操作流程。




圖 29-13 I2C Slave TX&RX 狀態之流程圖

- 1. 在完成 I2C Slave 初始化之後,首先 I2C Master 端先送出 SLAVE ADDRESS 資料給 I2C Slave 端,如果 I2C Slave 端有正確回 ACK,此時 I2C Slave 端會進入 0x44 的狀態,這時候如果使用示波器觀察 SCL 與 SDA 腳位狀態,可以看出 I2C Master 已經送出 SLAVE ADDRESS 資料給 I2C Slave,並且 I2C Slave 端也已經做了第一次的 ACK 訊號回覆。
- 2. 當 I2C Slave 端進入 0x44 狀態,此時代表 I2C Slave 已經做了第一次的 ACK 回覆,這時候 I2C Master 端如果送出 WORD ADDRESS 的資料給 I2C Slave 端, 當 I2C Slave 端使用指令 DrvI2C\_Ctrl(0,0,0,1)設定(SPIA)=(0001),當執行完(SPIA)=(0001)的控制狀態,代表 I2C slave 端已經收到 WORD ADDRESS 資料並且做 ACK 的回覆,這時候如果使用示波器觀察 SCL 與 SDA 腳位狀態,可以看出 I2C Slave 已經做了第二次的 ACK 訊號回覆,I2C Slave 端進入 0x4C 狀態。
- 3. I2C Slave 端進入 0x4C 狀態,此時 I2C Slave 端使用指令 DrvI2C\_ReadData 收下 WORD ADDRESS 資料,這時候 I2C Master 端會送出 SLAVE ADDRESS+1 資料給 I2C Slave 端,當 I2C Slave 端使用指令 DrvI2C\_Ctrl(0,0,0,1)設定(SPIA)=(0001),當執行完(SPIA)=(0001)



的控制狀態,代表 I2C Slave 已經收到 SLAVE ADDRESS+1 資料並且做 ACK 的回覆,這時候如果使用示波器觀察 SCL 與 SDA 腳位狀態,可以看出 I2C Slave 端已經做了第三次的 ACK 訊號回覆,I2C Slave 端進入 0x54 狀態。

- 4. I2C Slave 端進入 0x54 狀態,此時 I2C Slave 端使用指令 DrvI2C\_WriteData 填入想要回傳給 I2C Master 端的 DATA BYTE 資料,當 I2C Slave 端使用指令 DrvI2C\_CtrI(0,0,0,0)設定 (SPIA)=(0000)之後,這時候如果使用示波器觀察 SCL 與 SDA 腳位狀態,可以看出 I2C Master 端已經收到 I2C Slave 端送出的 DATA BYTE 訊號,並且 I2C Master 已經送出 NACK 訊號給 I2C Slave 端, I2C Slave 端進入 0x58 狀態。
- 5. I2C Slave 端進入 0x58 狀態,代表 I2C Slave 端已經收到 I2C Master 端所送出 NACK 訊號,此時 I2C Slave 端使用指令 DrvI2C\_WriteData 把最高位元 MSB 設定為 High 並且使用指令 DrvI2C\_Ctrl(0,0,0,0)設定(SPIA)=(0000),在執行完(SPIA)=(0000)之後,這時候如果使用示波器觀察 SCL 與 SDA 腳位狀態,可以看出 I2C Master 端送出 STOP 訊號,I2C Slave 端進入 0x30 狀態。
- 6. I2C Slave 端進入 0x30 狀態,代表 I2C Slave 端已經收到 I2C Master 端所送出 STOP 訊號,此時使用指令 DrvI2C\_Ctrl(0,0,0,0)設定(SPIA)=(0000),讓 I2C Slave 端重新進入初始狀態,等待下一次的 I2C Master 端訊號發送訊號。



#### 29.5. I2C General Call Mode

HY16F198B 的 I2C Slave 支持 I2C 特殊工作模式 General Call Function。 當 I2C Slave 的 General Call Function 模式啓動之後,此時 I2C Master 可以用廣播模式來對 I2C Slave Controller 做控制,I2C Slave 工作在廣播模式的時候 Slave Address ID 為 00h, I2C Slave 的 General Call Function 主要區分 General Call 和 General Call Reset 兩種。

#### General Call:

當本機的 General Call 被呼叫時,I2C Slave Controller 會在多等待接收一筆資料後才會發出中斷信號,而不是一般的收到 Slave ID 吻合就會立刻發出中斷訊號,而在回應位的處理上,當 I2C Slave Controller 的從機模式開啓時接收 General Call ID 為 00h 時一律自動發出 "ACK"信號至主機,並繼續自動接收下一筆資料後一律發出"NACK"信號與中斷信號至本機處理器。 下圖為 General Call 控制指令,當 SEn 與 GCRst 功能同時致能(Enable)時候即可使用 General Call 來對 I2C Slave 裝置做控制。 控制流程為當 I2C Slave 端收到 I2C Master所送出的第一筆資料 General Call "00h"回覆 ACK 與控制命令回覆 NACK 的時候會發出第一筆中斷信號,讀取 STA 為 4Ah 或 4Eh 代表 I2C Slave 已經工作在 General Call 模式, 且第一筆資料已存於 RX 接收數據暫存器內,I2C Slave 端可以讀取 RX 接收數據暫存器並且判斷為何種命令並且做出相對應動作。



圖 29-14 I2C General Call

#### General Call Reset:

I2C Slave Controller 亦支援 General Call Reset 功能,當 SEn 與 GCRst 功能同時被開啓時,如果 I2C Controller 接收 General call ID 00h 並且第一筆資料為"06h"即為 General Call Reset 條件成立,此時原本會發送至本機處理器的中斷信號(Interrupt)將被重置信號(Reset)取代,提供外部主機可以經由 I2C Bus 重置本機晶片之功能。




圖 29-15 I2C General Call Reset



## 29.6.10 Bit Addressing Mode 29.6.1. I2C 10 Bit Addressing Mode 說明

10 位元定址(10-bit addressing)模式為 I2C 原有 7 位元定址的擴充功能,10 位元與 7 位元定址模式可以並存於現有之 I2C 架構上。10 位元定址模式是在 START 後的最前面兩個位元組傳送從機位址,I2C Bus 標準亦針對從機位址的格式做了定義,如下圖 29-16,第一個位元組必須為 11110xx0 b,也就是第一個位元組必定為"寫入"指令,其 Bit2~1 為從機位址的 Bit9~8,第二個位元組則為從機位址的 Bit7~0,第三個位元組開始才是資料的部分。所以當主機傳送第一個位元組時,可能會同時有數個從機發出回應。 當主機所傳送的前兩個位元組 均有收到回應,才代表有從機準備與其通訊,並由第三個位元組開始傳送資料。



圖 29-16 I2C 10 Bit Addressing Mode

### Master Transmitter:

主機為傳送資料的運作下,主機在使用 I2C 控制器與 7 位元定址模式並無差異, 只需要在前面兩個位元組傳送從機位址與寫入指令,便可以開始傳送資料,但是將 I2C 控制器使用於(Slave)從機模式時需要對暫存器做部份設定。首先必須設定 SIDO 為 Address MSB, SID1 為 Address LSB,如下圖 29-17 所示。並且將 SIDO VDO 位設為 High 致能位址比較電路,另外再將 ACT 暫存器内的 SEn 與 10bEn 位設為 High,開啓從機模式與 10 位元定址模式便能使 I2C 控制器操作於 10 位元從機模式。



圖 29-17 Master Transmitter

### Master Receiver:

主機為資料讀取的運作下,主機需先以傳送"寫入"與從機位址的方式致能相對應的從機,再透過 Repeat Start 切換至"讀取"指令,當然在主機送出 Repeat Start 前依然可以先寫入部份資料再切換致讀取模式讀取所需資料。而從機在 START 後的從機位址符合後會被致能於寫入模式,稍後如果接收 Repeat Start 後只需要比對第一個位元組的位址符合即代表主機依然是與本從機通訊,也就是說,下圖 29-18 内 START 後的 Address MSB 與 Repeat Start 後的 Address MSB 以須相同,才能使從機進入讀取模式,如果不同,從機將會退出此次的通訊,而 Repeat Start 後的 Address MSB 將會有其他 7 位元從機認定為另一次通訊的開始進行位址比較與回應。





												1		1	1	1		
SR	Address MSB	R	Α			D(	)			Α			L	1			NA	SP
					-		- 1		.			i		1	i i			


圖 29-18 Master Receiver

#### Slave ID Mask:

從機位址(Slave ID, SID)提供本機運作於從機模式使用,透過 SID 暫存器的設定, 本機可以任意設定 Slave ID 並透過本機處理器,將晶片應用於各式各樣以 I2C 為傳輸介面的應用上。而從機位址遮罩(Slave ID Mask, SIDM)可以更進一步的增加 Slave 模式的應用範例,SID Mask 個別的位元被設定為 High 之後,Slave ID 與 I2C Bus 上的 Slave Address 其相對應位元將一律是為"吻合",因此 SID Mask 將可以使 SID 由單一位址擴充至區段式的範圍比較。

### **29.6.2.** 10 Bit Addressing 資料寫入流程說明

### 10 位元定址模式資料寫入流程:



#### 圖 29-19 10 位元定址模式資料寫入流程

- 10 Bit Address Slave 資料被寫入流程(可參照 I2C Slave Receiver Mode 流程圖)。
- 於初始化階段設立 SEn 與 10bEn 致能 10 Bit Addressing Slave 模式,並等待中斷信號。
   (3)
- 2. 讀取 STA 為 44h 代表 Bus 上之 Slave ID 為本機 ID, 且為被寫入狀況。
- 3. 設定 A/NA 暫存器為 High,於此筆資料傳輸完成後傳送 ACK 至 Master,代表本機將可以 繼續接收下一筆資料,清除中斷旗標 IRQFlag 觸發被寫入程序,並等待下一個中斷信號。(4)
- 4. 讀取 STA 為 4Ch 確認 ACK 已被傳送,如果 Slave 尚可接收資料寫入,則重覆上一步驟,若無則進行下一步驟。

(上述兩步驟只在寫入單一筆資料的情況可以忽略)

- 5. 設定 A/NA 暫存器為 Low,於此筆資料傳輸完成後傳送 NACK 至 Master,代表本機將不在接收下一筆資料,清除中斷旗標 IRQFlag 觸發被寫入程序,並等待下一中斷信號。(5)
- 6. 讀取 STA 為 48h 確認 NACK 已被傳送,並準備結束此次被寫入程序。
- 7. 清除中斷旗標 IRQFlag 等待主機發出之 STOP 信號,並等待中斷信號。(6)
- 8. 讀取 STA 為 30h 代表主機已經結束寫入程序。
- 9. 清除中斷旗標 IRQFlag 已進入下一程序,可以設立 START 暫存器以進入主機模式試圖取 得 Bus 控制權,或是只清中斷旗標 IRQFlag 持續維持從機模式。



### 29.6.3. 10 Bit Addressing 資料讀出流程說明

### 10 位元定址模式資料讀出流程:




圖 29-20 10 位元定址模式資料讀出流程

- 10 Bit Addressing Master 資料讀取流程 (可先參照 I2C Master Transmitter 流程 再參照 I2C Master Receiver Mode 流程圖)
- 1. 設立 START 暫存器發出 Start Bit,並等待中斷信號。(1)
- 3. 將目標 Slave 之位址 Address MSB 填寫於 TxAD 暫存器內。
- 4. 清除中斷旗標 IRQFlag 觸發位只傳送程序,並等待中斷信號。 (2)
- 5. 讀取 STA 為 80h 代表 Bus 上無此 Slave 或 Slave 無法回應(可能過於忙碌或已經當機)。 如讀取 STA 為 84h 代表 Slave 已發出回應。在 10 Bit Addressing 模式下可能會有數個 Slave 同時對 Address MSB 做出回應。
- 6. 將目標 Slave 之位址 Address MSB 填寫於 TxAD 暫存器內。
- 7. 清除中斷旗標 IRQFlag 觸發位只傳送程序,並等待中斷信號。(3)
- 讀取 STA 為 88h 代表 Bus 上無此 Slave 或 Slave 無法回應(可能過於忙碌或已經當機)。
   如讀取 STA 為 8CH 代表 Slave 已發出回應,並等待資料寫入。
   (如果主機有資料或命令要傳送至從機,可以在此步驟以後執行送出資料的流程)
- 9. 設立 START 暫存器,並清除中斷旗標 IRQFlag 觸發 Repeat Start Bit 傳送程序,並等待中斷信號,以進行對 10 Bit Addressing Slave 的資料讀取。 (4)
- 10. 讀取 STA 為 B0h 代表 Repeat Start 以成功發出並取得 Bus 控制權。
- 11. 將目標 Slave 之位址 Address MSB 填寫於 TxAD 暫存器內。
- 12. 清除中斷旗標 IRQFlag 觸發位址傳送程序, 並等待中斷信號。 (5)
- 13. 讀取 STA 為 91h 代表 Bus 上無此 Slave 或 Slave 無法回應(可能過於忙碌或已經當機)。 如讀取 STA 為 94h 代表 Slave 已發出回應,並等待資料讀取。
- 14. 設定 A/NA 暫存器為 High 於此筆資料傳輸完成後傳送 ACK 至 Slave 代表後續尚有資料需傳輸。清除中斷旗標 IRQFlag 觸發資料讀取程序,並等待下一中斷信號。 (6)
- 15. 讀取 RxAD 内由 Slave 回傳之資料,並讀取 STA 為 9Ch 確認 ACK 已被傳送,如果再次由 Slave 讀取資料後尚有資料需要讀取則重覆上一步驟,若無則進行下一步驟。(上述兩步驟只在讀取單一筆資料的情況可以忽略)



- 16. 設定 A/NA 暫存器為 Low 於此筆資料傳輸完成後傳送 NACK 至 Slave 代表傳輸流程即將結束,清除中斷旗標 IRQFlag 觸發資料讀取程序,並等待下一中斷信號。 (7)
- 17. 讀取 RxAD 内由 Slave 回傳之資料; 讀取 STA 為 98h 代表 NACK 以傳出。
- 18. 設立 STOP 暫存器,並清除中斷旗標 IRQFlag 觸發 STOP Bit 傳送程序,已結束本次資料傳輸。

### **29.6.4.** 10 Bit Addressing 資料被讀出流程說明

- 10 Bit Addressing Slave 資料被讀取流程(請先參照 I2C Slave Receiver 流程再參照 I2C Slave Transmitter Mode 流程)
- 於初始化階段設立 SEn 與 10bEn 致能 10 Bit Addressing Slave 模式並等待中斷信號。
   (3)
- 2. 讀取 STA 為 44h 代表 Bus 上之 Slave ID 為本機 ID, 且為被寫入狀況。
- 3. 設定 A/NA 暫存器為 High,於此筆資料傳輸完成後傳送 Ack 至 Master,代表本機將可以繼續接收下一筆資料,清除中斷旗標 IRQFlag 觸發被寫入程序, 並等待下一中斷信號。
- 4. 讀取 STA 若為 4Ch 代表 Master 尚處於對 Slave 寫入資料或命令之行程。 此時之中斷信號為 10 位元定址模式資料寫入流程的第(4)號中斷,並請以改該流程繼續執行。
- 5. 如果 Master 已經發出 Repeat Start Bit,此時之中斷為本 case 之第(4)號中斷,讀取 STA 為 70h,因為此時 Master 持續再傳送新的 Slave ID,STA 為 70h 只存在 Bit7 的 SCL 負緣之前,負緣之後所讀之 STA 可能為 50h 或 54h, 清除中斷旗標 IRQFlag 結束先前的寫入程序,並等待下一中斷信號。 (5)
- 6. 讀取 STA 為 54h 代表 Bus 上之 Slave ID 為本機 ID, 且為被讀取狀況。 請注意,如果本機來不及處理上一步之中斷信號,將有可能被本步驟之中斷信號覆蓋。
- 7. 將欲被讀取之資料存入 TxAD 内,清除中斷旗標 IRQFlag 觸發被讀取程序, 並等待中 斷信號。 (6)(7)
- 8. 讀取 STA 如果為 58h 代表主機即將結束讀取程序,如果為 5Ch 則表示主機能要讀取資料, Slave 需準備相關資料並重複上一步驟。
- 9. 清除中斷旗標 IRQFlag 等待主機發出之 Stop Bit 信號,並等待中斷信號。(8)
- 10. 讀取 STA 為 30h 代表主機已經結束讀取程序。
- 11. 清除中斷旗標 IRQFlag 已進入下一程序,可以設立 START 暫存器已進入主機模式,試圖取得 Bus 控制權,或是只清中斷旗標 IRQFlag 持續維持從機模式。



### 29.7.3 Byte Data Mode

### 29.7.1. I2C 3 Byte Date Mode 說明

三位元組資料傳送模式(3 Byte Data Mode)提供連續傳送三個位元組的資料,本機處理器可以將三個位元組的資料同時填入 TX0, TX1 與 TX2 三個暫存器内,並啟動三位元組傳送模式,I2C Controller 將會自動傳送三個位元組的資料後才會發出中斷通知本機處理器進行下一步的控制。此一功能被設計來減少 I2C Controller 的中斷發生頻率,以及減少本機處理器需服務中斷呼叫的次數,用以提升整體晶片的運作效能。

當 3Byte Data Mode 已經啓動後,本機處理器已經將資料填入傳送暫存器後,在下達資料傳輸命令的同時將 3BEn 位元設立,使 I2C Controller 開始執行三個位元組的資料傳輸。使用此模式需要特別注意的是,只有本機處與從機模式且需要傳送資料時才能開啓 3BEn 位元,當資料傳送行程結束必須關閉 3BEn 位元, 以免造成 I2C Controller 動作異常,另外要注意的是 3Byte Data Mode 在每一次的傳輸行程只能使用一次,也就是說當每一次的 Start Bit 後本機進行從機資料傳輸模式時,只能利用三位元組模式自動傳送三筆資料,之後的資料傳輸只能以一般的單筆資料傳送模式進行。

### 29.7.2. I2C 3 Byte Date 連續讀取流程說明

### 3 Byte Data 連續讀取模式:




圖 29-21 3Byte Data 連續讀取模式

3 Byte Master 資料讀取流程 (請參照 I2C Master Receiver 流程圖) Master 於此模式是以一般的讀取流程進行,相關中斷信號為(1~5)號中斷。



### 29.7.3. I2C 3 Byte Date 資料被讀取流程說明

- 3 Byte Slave 資料被讀取流程 (請參照 I2C Slave Transmitter 流程圖)
- 1. 於初始化階段設立 SEn 致能 Slave 模式, 並等待中斷信號。 (2)
- 2. 讀取 STA 為 54h 代表 Bus 上之 Slave ID 為本機 ID, 且為被讀取狀況。
- 3. 將欲被讀取之資料存入 TX0, TX1, TX2 内,設立 3BEn 並清除中斷旗標 IRQFlag 觸發被 讀取程序,並等待中斷信號。 (5)
- 4. 讀取 STA 為 58h 代表主機即將結束讀取程序。
- 5. 清除 3BEn 與中斷旗標 IRQFlag 等待主機發出之 Stop Big 信號,並等待中斷信號。(4)
- 6. 讀取 STA 為 30h 代表主機已結束讀取程序。
- 7. 清除中斷旗標 IRQFlag 以進入下一程序,可以設立 START 暫存器已進入主機模式試圖取得 Bus 控制權,或是只清中斷旗標 IRQFlag 持續維持從機模式。



### 30. 硬體萬年曆 HW RTC

### 30.1. 整體總說明

實時時鐘(RTC)控制器提供使用者實時時鐘和日曆。RTC 的時鐘源來自於連接 I/O 埠的外部 32.768 KHz 晶體或内部的 35kHz LPO 震盪器。這個 RTC 控制器以二進制編碼的十進制(BDC)格式來呈現時/分/秒的時間資訊,以及年/月/日/星期的日期資訊。在這控制器中,有一個可編程警報中斷程式和一個定期可編程喚醒中斷程式,使系統得以自動喚醒處理低電力模式。另有一個 6 位元的數位定時晶體振盪器偏差補償機制。

功能:時間資訊(時/分/秒)以及日曆資訊(年/月/日/星期)儲存在暫存器中。 警報暫存器(年/月/日期/時/分/秒)。

所有的時間和日曆資訊皆以 BCD 格式呈現。


閏年自動補償(年度:2012~2099)。

星期計數器。

6 位元數位定時晶體振盪器偏差補償。

支援定期將 CPU 從閒置模式喚醒。

支援 8 個定期喚醒期間選項: 1/128, 1/64, 1/32, 1/16, 1/8, 1/4, 1/2, and 1。 支援 12/24 小時制的時間模式。





### 對 RTC 暫存器的存取:

因為 RTC 時鐘和系統時鐘的頻率不同,在使用者寫入一個新的資料到暫存器後,經過兩個 RTC 時鐘脈衝後,暫存器會被更新。 RTC 數據應該要經常更新。 有一個針對寫入 RTC 暫存器的保護鍵。要對 RTC 暫存器作寫入的動作時,這個 KEY 鍵須被設定為<0110>,其他的 KEY 鍵值是無法對 RTC 暫存器作寫入的動作。 但要注意,因為 RTC 不會檢查對暫存器寫入的資料格式,使用者必須很小心這個寫入動作。

### 啓動 RTC:

要寫入一個值到 RTC 暫存器,就必須先將<0110>寫入到 KEY 0x41A00[23:20]。 要啓動 RTC,使用者首先要檢查 LSXT 或 LSRC 是否可使用。然後將 RTCEn 0x41A00[0] 設定為<1>。

#### 頻率補償:

RTC 允許對時鐘輸入的數位補償。RTC 中央頻率為 32768Hz。 任何的不完美可導致頻率偏差。可用數位補償來降低頻率偏差。 補償方式為每一步驟執行+/-2ppm,可允許最大+126ppm 及最小-126ppm 的頻率變動。 最大的輸入頻率為 32772Hz,最小的輸入頻率為 32763Hz。

使用者可以輸入最大到 16MHz 的基準頻率,在製造期間來測量 RTC 時鐘。 測量值被計算以求得補償值。然後,這個補償值被儲存在快閃記憶體中。 一旦系統被開機後,這個補償值就會被載入到 CM 0x41A04[22:16]。

### 時間資訊:

時間儲存在 0x41A08 與 0x41A0C 這些暫存器中。它們使用 BCD 格式。使用者可將時間設定為 24 小時制或 12(AM/PM)制。時間的預設值為 00:00:00 (時/分/秒),且為 24 小制。

### 日曆資訊:

日曆資訊儲存在 0x41A10 與 0x41A14 這些暫存器中。

它們使用 BCD 格式。閏年的演算法係由硬體來完成。

有效年份期間為 2012~2099。當 LPYF 0x41A00[19]為<1>,就表示為閏年。

年份是使用兩個數字來表示,代表 20xx 年。系統重設後的預設日期為 12/1/1 星期天(2012年 1 月 2 日)。

最大年度為 99,12/31 之後年度會變成 00/1/1,但此時閏年補償就會無效。

### 星期計數器:

RTC 控制器提供星期的資訊。這個 WDA 0x41A14[2:0]值被定義為從 0 到 6,分別代表星期天到星期六。



### TAF 鬧鐘中斷:

當 0x41A08/0x41A0C/0x41A10/0x41A14 這些暫存器與 0x41A18/0x41A1C 這些暫存器内的時間設定相符合,且 TAEn 0x41A00[03]為<1>時,TAF 0x41A00[16]中斷旗標會定設為<1>給 MCU。

### PTF 定期計時器中斷:

這個定期計時器中斷有 8 個定期選項: 1/128、1/64、1/32、1/16、1/8、1/4、1/2 和 1 秒。將 PTF 0x41A00[18]設定為<1>以啓動這個定期計時器中斷。這些定期的選項係由 PT 0x41A04[2:0]所控制。

### WUF 系統喚醒中斷:

當 MCU 進入閒置模式後,它可經由系統喚醒中斷程式被喚醒。

有兩個來源可喚醒 MCU:定期計時器中斷和鬧鐘中斷。將 WUF 0x41A00[17]設定為<1>以 啓動這個中斷程式。

### 30.2. 暫存器位址

RTC Register Address	31	24	23	16	15	8	7	0	
RTC Base Address + 0X00 (0X41A00)	RTKE	Υ	RTCC	1	RTC	COM	RTC	C0	
RTC Base Address + 0X04 (0X41A04)	RTCOM		RTCO		RTCPTM		RTP	RTPT	
RTC Base Address + 0X08 (0X41A08)	-		-		RTH	RM	RTH	R	
RTC Base Address + 0X0C (0X41A0C)	RTMI	M	RTMI		RTSE	M	RTS	E	
RTC Base Address + 0X00 (0X41A10)	RTYE	M	RTYE		RTM	MC	RTM	Ю	
RTC Base Address + 0X04 (0X41A14)	RTDA	M	RTDA		RTW	DM	RTW	/DA	
RTC Base Address + 0X08 (0X41A18)	-		RCHF	?	RCM		RCS	E	
RTC Base Address + 0X0C (0X41A1C)	-		RCYE		RCMO		RCDA		

<sup>-</sup>保留

### 30.3. 暫存器功能

### 30.3.1. 暫存器 RTCCR0

	RTC Base Address + 0X00 (0X41A00)											
Symbol		RTCCR0 (RTC Control Register 0)										
Bit	[31:28]	[27:24]		[23:20]			[18]	[17]	[16]			
名稱	-	MASK		KEY			PTF	WUF	TAF			
RW	-	R0W-0		RW-0		R-0	RW0-0	R-0	RW0-0			
Bit	[15:14]	[13:8]	[07:06]	[05]	[04]	[03]	[02]	[01]	[00]			
名稱	-	MASK	-	- PTEn WUEn			HRF	CKS	RTCEn			
RW	-	R0W-0	-	- RW-0								

位元	名稱	描述
		RTC 寄存器的密鈅,上鎖後可保護寄存器,防止被寫入
Bit[23-20]	KEY	0110
		Others 上鎖,保護寄存器,不能進行寫入操作



		閏年旗標	6
D:4[4 O]	LPYF		
Bit[19]	LPYF	0	當前年份不是閏年
		1	當前年份是閏年
			<b>醒中斷旗標</b>
Bit[18]	PTF	0	正常
		1	定時器喚醒已觸發
		喚醒中醫	
Bit[17]	WUF	0	正常
		1	喚醒中斷已觸發
		鬧鐘狀態	k旗標
Bit[16]	TAF	0	正常
		1	鬧鐘中斷觸發
	PTEn	RTC 定	時器計時功能開啓控制
Bit[05]		0	關閉
		1	開啓
		RTC 喚	醒功能開啓控制
Bit[04]	WUEn	0	關閉
		1	開啓
		RTC 鬧	· 運功能開啓控制
Bit[03]	TAEn	0	關閉
		1	開啓
		RTC 小	時格式設置 (24/12)
Bit[02]	HRF	0	24 小時制
		1	12 小時制(PM/AM)
		RTC 時	派源輸入選擇
Bit[01]	CKS	0	外部低速晶振源
[0.]	Oilo	1	内部低速晶振源
		· ·	上開啓控制 
Bit[00]	RTCEn	0	關閉 RTC 功能
Dit[OO]		1	開路RTC功能
		<u> </u>	

#### 注意事項:

- (1) RTC Clcok Source Selection"CKS"具有防呆保護,如果 CKS 選擇 LSXT 但是 LSXT 沒有 Enable 的情況下,電路會自動切換至 LSRC 作為 Clcok Source。
- (2) 當 RTC 設定工作於 24 小時制的時候,RTC 的小時(Hour)單位計數範圍是 0~23 循環計數,當 RTC 設定工作於 12 小時制的時候,RTC 的小時(Hour)單位計數範圍是 0~11 循環計數
- (3) 當 HRF 控制位設定為<1>的時候,也就是工作在 12 小時制,此時如果要對 RTC 時間做寫入動作,在小時(Hour)的單位,如果超過數字 12 以上會造成 RTC 寫入無效動作。
- (4) RTC 暫存器資料寫入時需注意,如果在 HRF 控制位設定為<0>的時候,也就是工作在24 小時制, 此時寫入時間如果是大於12 小時,資料可以正常寫入RTC 暫存器内。而這時如果再把 HRF 控制位設定為<1>的時候,則會造成RTC 暫存器的小時單位不斷的往上計數上去,此時,即使是設定工作在12 小時制,小時單位計數也不會是0~11 的循環計數,會有異常狀況發生。



## 30.3.2. 暫存器 RTCCR1

	RTC Base Address + 0X04 (0X41A04)										
Symbol	RTCCR1 (RTC Control Register 1)										
Bit	[31:24]	[23]	[22:16]								
名稱	MASK	-	CM								
RW	R0W-0	-	RW-0								
Bit	[15:08]	[07:05]	[04]	[03]	[02:00]						
名稱	MASK	-	CKH	-	PT						
RW	R0W-0	-	RW-0	-	RW-0						

位元	名稱	描述	
		RTC 時脈射	頁率補償值設置
		0111111	+126 PPM 的晶振頻率補償(最大値)
		0111110	+124 PPM 的晶振頻率補償
			遞增步長: +2 PPM 的晶振頻率補償
		0000001	+2 PPM 的晶振頻率補償
Bit[22~16]	CM	0000000	0 PPM 的晶振頻率補償
		1000000	0 PPM 的晶振頻率補償
		1000001	-2 PPM 的晶振頻率補償
			遞減步長: -2 PPM 的晶振頻率補償
		1111110	-124 PPM 的晶振頻率補償
		1111111	-126 PPM 的晶振頻率補償(最小値)
		RTC 高速	時脈源開啓控制,建議在測試模式下才開啓。
Bit[04]	CKH	0	關閉,使用低速時脈源
		1	開啓,使用高速時脈源
		定時器定時	· 喚醒時間設置
		000	1/128 s
		001	1/64 s
		010	1/32 s
Bit[2~0]	PT	011	1/16 s
		100	1/8 s
		101	1/4 s
		110	1/2 s
		111	1 s



## 30.3.3. 暫存器 RTCCR2

	RTC Base Address + 0X08 (0X41A08)									
Symbol	RTCHRC (RTC Hour Control Register For calendar)									
Bit	[31:15]									
名稱	RSV									
RW		R-0								
Bit	[14:08]	[07]	[06]	[05:04]	[03:00]					
名稱	MASK	-	- PM		1HR					
RW	R0W-0	-	RW-0							

位元	名稱	描述	描述				
	PM	萬年曆小時	格式 am/pm				
Bit[6]		0	AM 或 24 小時制				
		1	PM (必須置 1,若 HRF 被置 1)				
		小時十位數	的值(BCD 碼格式)				
		00	0				
Bit[5~4]	10HR	01	1				
		10	2 (HRF=1) / HRF=0 時無效				
		11	無效				
		小時個位數	的值(BCD 碼格式)				
		0000	0				
		0001	1				
		0010	2				
		0011	3				
Bit[3~0]	1HR	0100	4				
Dit[3~0]	11111	0101	5				
		0110	6				
		0111	7				
		1000	8				
		1001	9				
		其他值	無效				



### 30.3.4. 暫存器 RTCCR3

	RTC Base Address + 0X0C (0X41A0C)									
Symbol	RTCSMC (RTC seconds and min Control Register For calendar)									
Bit	[31:24]	[23]	[22:20]	[19:16]						
名稱	MASK	-	10MIN	1MIN						
RW	R0W-0	-	RW-0	RW-0						
Bit	[15:08]	[07]	[06:04]	[03:00]						
名稱	MASK	-	10SEC	1SEC						
RW	R0W-0	-	RW-0	RW-0						

位元	24	描述	
			y的值(BCD 碼格式)
		000	0
		001	1
		010	2
Bit[22~20]	10MIN	011	3
[]		100	4
		101	5
		110	6
		111	無效
			双的值(BCD 碼格式)
		0000	0
		0001	1
		0010	2
		0011	3
		0100	4
Bit[19~16]	1MIN	0101	5
		0110	6
		0111	7
		1000	8
		1001	9
		其他値	無效
	10SEC		双的值(BCD 碼格式)
		000	0
		001	1
		010	2
Bit[06~04]		011	3
		100	4
		101	5
		110	6
		111	無效
		秒鐘個位數	z的值(BCD 碼格式)
		0000	0
		0001	1
		0010	2
		0011	3
Dittos ooi	1SEC	0100	4
Bit[03~00]	ISEC	0101	5
		0110	6
		0111	7
		1000	8
		1001	9
		其他値	無效
© 2016-2017 HYCC	AN Tools of the Company of the Compa		LIG-HY16F198R-V02 TC



## 30.3.5. 暫存器 RTCCR4

	RTC Base Address + 0X10 (0X41A10)										
Symbol	RTCYMC (RTC Year and Month Control Register For Calendar)										
Bit	[31:24]	[23	:20]	[19:16]							
名稱	MASK	10Y	EAR	1YEAR							
RW	R0W-0	RV	V-1	RW-2							
Bit	[15:08]	[07:05]	[04]	[03:00]							
名稱	MASK	-	10MO	1MO							
RW	R0W-0	-	RW-0	RW-1							

位元	 名稱	描述	
			的值 (BCD 碼格式)
		0000	0
		0001	1
		0010	2
		0011	3
D://00 001	40)/545	0100	4
Bit[23~20]	10YEAR	0101	5
		0110	6
		0111	7
		1000	8
		1001	9
		其他値	無效
			的值 (BCD 碼格式)
		0000	0
		0001	1
		0010	2
		0011	3
D:#[40, 40]	4)/545	0100	4
Bit[19~16]	1YEAR	0101	5
		0110	6
		0111	7
		1000	8
		1001	9
		其他值	無效
		月份十位數	的值(BCD 碼格式)
Bit[04]	10MO	0	0
		1	1
			的值(BCD 碼格式)
		0000	0
		0001	1
		0010	2
		0011	3
Bit[3~0]	1MO	0100	4
الانم	TIVIO	0101	5
		0110	6
		0111	7
		1000	8
		1001	9
		其他值	無效



## 30.3.6. 暫存器 RTCCR5

	RTC Base Address + 0X14 (0X41A14)									
Symbol	RTCDWC (RTC Date and week Control Register For calendar)									
Bit	[31:24] [23:22] [21:20] [19:16]									
名稱	MASK	-	10DAT	1DAT						
RW	R0W-0	-	RW-0	RW-1						
Bit	[15:08]	[15:08] [07:03]								
名稱	MASK		-	WDA						
RW	R0W-0		-	RW-0						

位元	名稱	描述	
		日期十位數	的值 (BCD 碼格式)
		00	0
Bit[21~20]	10DAT	01	1
		10	2
		11	3
			的值 (BCD 碼格式)
		0000	0
		0001	1
		0010	2
		0011	3
Bit[19~16]	1DAT	0100	4
		0101	5
		0110	6
		0111 1000	7   8
		1000	9
		其他值	無效
			BCD 碼格式)
		000	Sunday 星期日
		001	Monday 星期一
		010	Tuesday 星期二
Bit[2~0]	WDA	011	Wednesday 星期三
		100	Thursday 星期四
		101	Friday 星期五
		110	Saturday 星期六
		111	無效



## 30.3.7. 暫存器 RTCCR6

	RTC Base Address + 0X18(0X41A18)									
Symbol	RTCHRA (RTC Hour and min and seconds Control Register for alarm)									
Bit		[31:24] [23] [22] [21:20] [1			[19:16]					
名稱		RSV		-	CPM	10CHR 1CHR				
RW		R-0		-		RW-0				
Bit	[15]	[14:12]	[11:08]	[07]	[06:04]	[03:00]				
名稱	- 10CMI 1CMI			-	10CSE 1CSE					
RW	-	RV	V-0	-		RW-0				

位元	名稱	描述	
		鬧鐘顯示的	格式為 am/pm
Bit[22]	CPM	0	AM 或者 24 小時制
ואוכבן		1	PM (當 HRF=1 時,該位元需要被置 1)
		鬧鐘模式下	小時十位元數的值 (BCD 碼格式)
		00	0
Bit[21~20]	10CHR	01	1
		10	2 (HRF=1) / HRF=0 時無效
		11	無效
		鬧鐘模式下	小時個位元數的值 (BCD 碼格式)
		0000	0
		0001	1
		0010	2
		0011	3
Bit[19~16]	1CHR	0100	4
Dit[19~10]	TOTIK	0101	5
		0110	6
		0111	7
		1000	8
		1001	9
		其他值	無效
			分鐘十位元數的值 (BCD 碼格式)
		000	0
		001	1
		010	2
Bit[14~12]	10CMI	011	3
		100	4
		101	5
		110	6
		111	無效

位元	名稱	描述	
		鬧鐘模式下	分鐘的個位數的值 (BCD 碼格式)
		0000	0
		0001	1
		0010	2
Bit[11~8]	1CMI	0011	3
		0100	4
		0101	5
		0110	6
		0111	7



		1000	8
		1001	9
		其他値	無效
		鬧鐘模式下	秒鐘十位元數的值(BCD 碼格式)
		000	0
		001	1
		010	2
Bit[6~4]	10CSE	011	3
		100	4
		101	5
		110	6
		111	無效
		鬧鐘模式下	秒鐘個位元數的值 (BCD 碼格式)
		0000	0
		0001	1
		000.	1
		0010	2
		0010 0011	2 3
Bi+[3 0]	1095	0010	2
Bit[3~0]	1CSE	0010 0011	2 3
Bit[3~0]	1CSE	0010 0011 0100	2 3 4
Bit[3~0]	1CSE	0010 0011 0100 0101	2 3 4 5
Bit[3~0]	1CSE	0010 0011 0100 0101 0110 0111 1000	2 3 4 5 6 7
Bit[3~0]	1CSE	0010 0011 0100 0101 0110 0111	2 3 4 5 6 7

### 30.3.8. 暫存器 RTCCR7

	RTC Base Address + 0X1C(0X41A1C)									
Symbol		RTCYMDA (RTC Year /month/date Control Register For alarm)								
Bit		[31:24]		[23	:20]	[19:16]				
名稱		RSV		100	CYE	1CYE				
RW	R-0			RV	V-1	RW-2				
Bit	[15:13]	[15:13] [12] [11:8]			[05:04]	[03:00]				
名稱	- 10CMO 1CMO			- 10CDAT		1CDAT				
RW	-	RW-0	RW-1	-	RW-0	RW-1				

位元	名稱	描述	
		鬧鐘模式下	年份十位元數的值 (BCD 碼格式)
		0000	0
		0001	1
		0010	2
		0011	3
Bit[23~20]	10CYE	0100	4
Dit[25~20]	10012	0101	5
		0110	6
		0111	7
		1000	8
		1001	9
		其他値	無效
		鬧鐘模式下	年份個位元數的值 (BCD 碼格式)
Bit[19~16]	1CYE	0000	0
Dit[13~10]	IOIL	0001	1
		0010	2



	1		
		0011	3
		0100	4
		0101	5
		0110	6
		0111	7
		1000	8
		1001	9
		其他値	無效
		鬧鐘模式下	月份十位元數的值 (BCD 碼格式)
Bit[12]	10CMO	0	0
		1	1
		鬧鐘模式下	月份個位元數的值 (BCD 碼格式)
		0000	0
		0001	1
		0010	2
		0011	3
D'1[4.4 0]	40140	0100	4
Bit[11~8]	1CMO	0101	5
		0110	6
		0111	7
		1000	8
		1001	9
		Others	無效
			日期十位元數的值 (BCD 碼格式)
		00	0
Bit[5~4]	10CDAT	01	1
		10	2
		11	3
	1		[-

位元	名稱	描述	
			日期個位元數的值 (BCD 碼格式)
		0000	0
		0001	1
		0010	2
		0011	3
Bit[3~0]	1CDAT	0100	4
Dit[5~0]	ICDAI	0101	5
		0110	6
		0111	7
		1000	8
		1001	9
		其他値	無效



### 31. 省電模式介紹

### 31.1. 整體總說明

本節說明不同的電源模式,能夠開啓哪些功能模塊。活動模式是所有的週邊電路,都能被打開,且 MCU 是 HS\_CK 或 LS\_CK 時脈;在此模式下,系統能自由地跳到其他模式,且回應時間最短。低電力模式是所有的類比電路都能被打開,且 MCU 是 LS\_CK 時脈;在此模式下,MCU 以最低的頻率運作,系統可經由指令的執行跳到其他的模式。

有3種省電模式,分別為 Sleep Mode, Idle Mode, Wait mode,可讓 MCU 停止執行指令。這些模式可由中斷(interrupt)來跳脫。一旦 interrupt 被觸發,MCU 就會離開省電模式。晶片進入省電模式前,必須要開啓任何一個可喚醒的對應中斷向量,否則無法達到省電的功效。例如:在 Sleep Mode,定時器中斷是無效的,且只能通過通訊中斷、IO 口外部中斷及復位來喚醒晶片。詳細可參考下表有列出各省電模式下所對應的喚醒中斷向量表。 尤其需要注意在不同的省電模式下,只能開啓一些功能模塊,只有一些功能才能將晶片從省電模式喚醒。

#### 中斷進入點設置:

CPU 在不同工作模式下,可支援中斷觸發項目亦不相同,下表說明在不同模式下,各功能支援中斷與喚醒程度。當然不同模式下消耗電流亦不相同,消耗電流大小: Active Mode(工作模式) > Wait Mode(等待模式) > Idle Mode(待機模式) > Sleep Mode(睡眠模式)。 需要注意的是當進入 Idle Mode 或 Sleep Mode 時,如要達到更省電設置需求,則應該在進入省電模式之前,把 CPU 的工作頻率先切換到 LPO 低頻之後,再把 HAO 高頻關掉。 如有開啓相關類比電源輸出,則也需要做相對應的關閉動作,這樣進入省電模式之後才可以達到與規格說明書(Datasheet)一樣的耗電流。 喚醒時間: Sleep Mode(睡眠模式)> Idle Mode(待機模式)> Wait Mode(等待模式). Sleep Mode 與 Idle Mode 雖然比 Wait Mode 都還省電許多,但是透過中斷喚醒時間相對來說則比較長。中斷喚醒程度:如 I2C TX 管腳的中斷功能僅可以支援 Idle Mode、Wait Mode、Active Mode,也就是說當晶片進入 Sleep mode 時,是無法透過 I2C TX 管腳訊號喚醒晶片,使晶片可以進入中斷點。如晶片進入 Sleep mode 之後,也僅有以下動作與中斷才能使晶片離開睡眠模式,Power On Reset、Reset PIN、I2C RX IRQ、UART1/2 RX IRQ、SPI RX IRQ、CMP IRQ、PT1 IRQ、PT2 IRQ等

Interrupt/Reset	Sleep	Mode	Idle M	lode	Wait M	1ode	Active	Mode	Note
Mode	進入	離開	進入	離開	進入	離開	進入	離開	Note
Power On Reset		V		V		V	V	V	Chip Reset
Reset PIN		V		V		V	V	V	Chip Reset
WDT Reset				V		V	V	V	WDT Reset Type
I2C TX IRQ			V	V	V	V	V	V	I2CIE
I2C RX IRQ	V	V	V	V	V	V	V	V	I2CIE
I2C Error IRQ						V	V	V	I2CEIE



UART1/2 TX IRQ			V	V	V	V	V	V	UTXIE
UART1/2 RX IRQ	V	V	V	V	V	V	V	V	URXIE
SPI TX IRQ			V	V	V	V	V	V	STXIE
SPI RX IRQ	V	V	V	V	V	V	V	V	SRXIE
RTC IRQ			V	V	V	V	V	V	RTCIE
WDog IRQ			V	V	V	V	V	V	WDTIE
TMA IRQ			V	V	V	V	V	V	TMAIE
TMB IRQ			V	V	V	V	V	V	TMBIE
TMC IRQ			V	V	V	V	V	V	TMCIE
ADC IRQ			V	V	V	V	V	V	ADCIE
CMP IRQ	V	V	V	V	V	V	V	V	CPIE
OPAMP IRQ					V	V	V	V	OPOIE
PT1 IRQ	V	V	V	V	V	V	V	V	PT1IE
PT2 IRQ	V	V	V	V	V	V	V	V	PT2IE
Debug Exception						V	V	V	EDM

### HY16F198B 進入 Sleep/Idle/Wait Mode 使用說明:

Mode	Setting	描述	
Wait Mode	sys_04=0xFF10	// Idle Set	
vvait iviode	asm("syscall 10")	//Wait Mode	
Idle Mode	sys_04=0xFF10	//Idle Set	
lale Mode	asm("syscall 11")	//Idle Mode	
Sloop Mode	sys_04=0xFF00	//Sleep Set	
Sleep Mode	asm("syscall 12")	//Sleep Mode	

SYS\_04 代表暫存器位址 0x40104, 可參考到第四章節

使用 CPU 指令 asm("syscall 10")進入 Wait Mode 使用 CPU 指令 asm("syscall 11")進入 Idle Mode 進入 Wait Mode 或著 Idle Mode 之前, 應該先設置 0x40104[4]=<1>

使用 CPU 指令 asm("syscall 12")進入 Sleep Mode 進入 Sleep Mode 之前, 應該先設置 0x40104[4]=<0>

因 0x40400[0]的狀態會影響 Sleep Mode 功耗,詳細描述如下:

0x40400[0] =0b -> 從 sleep mode 喚醒後,需要將此位元置 0,使 LDO 進入正常模式 0x40400[0] =1b -> 在進入 sleep mode 之前將此位元置 1,使 LDO 進入低功耗模式. At sleep mode 功耗 -> 0x40400[0] = 0b ------3.5uA
At sleep mode 功耗 -> 0x40400[0] = 1b ------2.5uA



### 32. 液晶驅動器 LCD

### 32.1. 整體總說明

液晶驅動電路是用於 TN-LCD 與 STN-LCD 等製成的液晶顯示,其具有以下特點:

内置倍壓穩壓電路(Regulated charge pump)

四段可調式驅動電壓準位

支援四種 LCD 波形的操作方式

1/3 Duty, 1/3 偏壓。(3-mux,1/3bias)

1/4 Duty, 1/3 偏壓。(4-mux,1/3bias)

1/5 Duty, 1/3 偏壓。(5-mux,1/3bias)

1/6 Duty, 1/3 偏壓。(6-mux,1/3bias)

可選擇輸入時脈源與可規劃輸出頻率

具閃爍控制功能(Blinking capability)





圖 32-1 LCD 架構圖

#### LCD 初始化設置:

(1) 工作頻率與輸出振幅頻率設置,LCD 工作頻率可由暫存器的控制位 LCKS 0x40310[0] 來選擇 LS\_CK 或 HS\_CK 提供,經過暫存器的控制位 LCDE 0x40310[3:1]與控制位 LCDO 0x40310[6:4]來做時脈源 1 階與 2 階除頻設置,提供適當的工作頻率給 LCD 輸出 振幅頻率。





- (2) 倍壓電源與 LCD 工作電壓設置電壓源為 VLCD, 其有兩種產生方法:由外部輸入 VLCD 電壓源,必須將暫存器的控制位 VLCD 0x41B00[2:0]設置為<001>VLCD R-Type,然後由外部 VLCD 引腳灌入電壓以決定 LCD 工作電壓。當推動尺寸或負載較大的 LCD 顯示器時,可將 LCD 輸出緩衝 BEn 0x41B00[3]設置<1>, 啓用緩衝器以增加 LCD 的驅動能力。將被壓電路控制器 VLCD 0x41B00[2:0]設置在範圍 011b~101b,可產生不同 VLCD 電壓源供給 LCD。VLCD 0x41B00[2:0]可設置 4 種不同工作電壓且必須在倍壓電路啓用時才有效。
- (3) 暫存器的控制位 Duty 0x41B00[5:4]可設置 LCD 操作波形,振幅頻率與操作波形必須依外接 LCD 顯示器的規格做正確的設置,否則 LCD 顯示器會出現鬼影或字節顯示異常等現象。
- (4) 設置 LCD 的複用 IO 口 PT6~PT10 及 COM5/COM4 的工作模式,即設置暫存器 0x41B04~0x41B08。
- (5) 寫入資料到 LCD 數據暫存器 LCD0~LCD17, 做 LCD 資料顯示。

### 32.2. 暫存器位址

LCD Register Address	31	24	23	16	15	8	7	0
LCD Base Address + 0X00 (0X41B00)	Ma	sk0	RE	G0	Ma	sk1	RE	G1
LCD Base Address + 0X04 (0X41B04)	PT9LEn PT8		LEn	PT7	LEn	PT6	SLEn	
LCD Base Address + 0X08 (0X41B08)		-		-		-	RE	G2

#### -保留

### 32.3. 暫存器功能

### 32.3.1. 暫存器 LCDCR0

LCD Base Address + 0X00 (0X41B00)								
Symbol		LCDCR0 (LCD Control Register 0)						
Bit	[31:24]	[23	3:21]	[20]	[19:18]	[17:16]		
名稱	MASK		-	IDF	-	DSP		
RW	R0W-0		-	R-1	-	RW-0		
Bit	[15:08]	[07]	[06]	[05:04]	[03]	[02:00]		
名稱	MASK	-	Flip	Duty	BEn	VLCD		
RW	R0W-0	-	RW-0 RW-1		RW-0			

位元	名稱	描述	苗述		
		LCD Idle	控制旗標		
Bit[20]	IDF	0	Active		
		1	Idle		
		LCD 顯示	模式		
		00	正常模式		
Bit[17~16]	DSP	01	不論輸入何值,LCD 全亮		
		10	不論輸入何值,LCD 全滅		
		11	正常模式		



位元	名稱	描述	
		反轉 CO	M 與 SEG 順序
Bit[06]	Flip	0	正常
		1	反轉
		LCD 工作	下週期選擇
		00	1/3 Duty
Bit[5~4]	Duty	01	1/4 Duty
		10	1/5 Duty
		11	1/6 Duty
		VLCD 緩	<b>衝器控制</b>
Bit[03]	BEn	0	關閉
		1	開啓(必須啓動才能正常使用 LCD 功能)
		VLCD 模	式
		000	關閉(Charge Pump 關閉,VLCD R 關閉,VLCD 緩衝器關閉)
		001	R-Type(Charge Pump 關閉,VLCD R 開啓)
		011	Data Bit1=00; 3.43V(Charge Pump 開啓,VLCD R 關閉)
D:+[0 0]	VILCE	100	Data Bit1=00; 3.16V(Charge Pump 開啓,VLCD R 關閉)
Bit[2~0]	VLCD	101	Data Bit1=00; 2.93V(Charge Pump 開啓,VLCD R 關閉)
		101	Data Bit1=11; 2.73V(Charge Pump 開啓,VLCD R 關閉)
		101	Data Bit1=01; 2.55V(Charge Pump 開啓,VLCD R 關閉)
		110	關閉(Charge Pump 關閉,VLCD R 關閉,VLCD 緩衝器關閉)
		111	關閉(Charge Pump 關閉,VLCD R 關閉,VLCD 緩衝器關閉)

注意:Data Bit1 代表 0X41F24 [EN\_Rshift1, EN\_Rshift0],更多詳細說明可參考章節 32.3.4 暫存器 LCDCR3

# 32.3.2. 暫存器 LCDCR1

LCD Base Address + 0X04 (0X41B04)					
Symbol	LCDCR1 (LCD C	ontrol Register 1)			
Bit	[31:24] [23:16]				
名稱	PT9LEn PT8LEn				
RW	RW-0				
Bit	[15:08]	[07:00]			
名稱	PT7LEn	PT6LEn			
RW	RW-0				

位元	名稱	描述		
		PT9.X 模	式選擇	
Bit[31~24]	PT9LEn	0	GPIO 模式	
		1	LCD 模式	
		PT8.X 模	式選擇	
Bit[23~16]	PT8LEn	0	GPIO 模式	
		1	LCD 模式	
		PT7.X 模	式選擇	
Bit[15~08]	PT7LEn	0	GPIO 模式	
		1	LCD 模式	



		PT6.X 椁	<b>對</b>
Bit[07~00]	PT6LEn	0	GPIO 模式
		1	LCD 模式

### 32.3.3. 暫存器 LCDCR2

	LCD Base Address + 0X08 (0X41B08)							
Symbol		LCDCR2 (LCD Control Register 2)						
Bit		[31:16]						
名稱		-						
RW								
Bit	[15:04]	[03:02]	[01:00]					
名稱	-	COMLEn	PT10LEn					
RW	-	RW-0	RW-0					

位元	名稱	描述	
		COM5/CO	DM4 IO 模式設定
Bit[03~02] COM	COMLEn	0	GPIO 模式
		1	LCD 模式
		PT10.X 村	莫式選擇
Bit[01~00]		0	GPIO 模式
		1	LCD 模式



### 32.3.4. 暫存器 LCDCR3

	LCD Mode Base Address + 0X24 (0X41F24)						
Symbol	LCDCR0 (LCD Control Register 0)						
Bit	[31:24]	[23:16]					
名稱	MASK	•					
RW	R0W-0	•					
Bit	[15:8]	[07:02]	[01:00]				
名稱	MASK	-	EN_RShift				
RW	R0W-0	-	RW-0				

位元	名稱	描述	
Bit[1:0]		EN_RShift Bit	
	EN_RShift	1	設定 1
		0	設定 0

注意:暫存器位址 0X41F24 需控制 MASK Bit [9:8]以對應到 EN\_RShift [1:0]

#### VLCD All Mode View:

Add	0X41F24			MODE		
Bit	1	0	2	1	0	INIODE
Name	EN_Rshift1	EN_Rshift0	VLCD2	VLCD1	VLCD0	V
[01]	0	0	0	1	1	VLCD=3.43V
[02]	0	0	1	0	0	VLCD=3.16V
[03]	0	0	1	0	1	VLCD=2.93V
[04]	1	1	1	0	1	VLCD=2.73V
[05]	0	1	1	0	1	VLCD=2.55V

注意事項:VLCD 電壓在出廠時大約會有+/-10%左右的誤差,如果想要有更精準的VLCD 電壓,可以使用VLCD 電壓校正功能。VLCD 電壓校正部份,可以使用紘康 C 函式庫 DrvLCD\_VLCDTrim 這個函數,可以選擇不同段 VLCD 電壓,並且透過這個函數的設定,可以控制電壓誤差範圍接近在+/-5%以內,詳細 VLCD 上下限規格,可以參考文件 DS-HY16F198B\_TC 說明,函數使用說明可以參考如下或文件 APD-HY16IDE007\_SC:

### -函數

unsigned char DrvLCD\_VLCDTrim(short Umode)

-函數功能

按照晶片出廠時 VLCD 的校正參數, 對晶片的 VLCD 進行電壓校正;設置暫存器 0x41B00[2:0] -輸入參數

Umode[in] 待校正 VLCD 電壓模式選擇;

1: VLCD~3.43V ; 2: VLCD~3.16V 3: VLCD~2.93V ; 4: VLCD~2.73V

5: VLCD~2.55



### 32.4. LCD RAM 功能

LCD Register Address 0X41B04 與 0X41B08 可決定 PT6~PT10 設定為 GPIO Mode 或是 LCD Mode。 當設定為 LCD Mode 時,可將 PT6~PT10 IO 暫存器當成 LCD RAM 使用控制 LCD 顯示器。

LCD Mode Address	Bit[31:24]	Bit[23:16]	Bit[15:08]	Bit[07:00]
0X40850	MASK	SEG3	MASK	SEG2
0X40854	MASK	SEG5	MASK	SEG4
0X40858	MASK	SEG7	MASK	SEG6
0X4085C	MASK	SEG9	MASK	SEG8
0X40860	MASK	SEG11	MASK	SEG10
0X40864	MASK	SEG13	MASK	SEG12
0X40868	MASK	SEG15	MASK	SEG14
0X4086C	MASK	SEG17	MASK	SEG16
0X40870	MASK	SEG19	MASK	SEG18
0X40874	MASK	SEG21	MASK	SEG20
0X40878	MASK	SEG23	MASK	SEG22
0X4087C	MASK	SEG25	MASK	SEG24
0X40880	MASK	SEG27	MASK	SEG26
0X40884	MASK	SEG29	MASK	SEG28
0X40888	MASK	SEG31	MASK	SEG30
0X4088C	MASK	SEG33	MASK	SEG32
0X40890	MASK	SEG35	MASK	SEG34
0X40894	MASK	SEG1	MASK	SEG0

### 32.5.LCD 省電功能

當 HY16F198B 要進入省電模式時候,LCD 的設置也需注意。在進入省電前,若沒先放電,LCD 可能就會有鬼影現象。在進入省電模式的時候,可參照以下設置,可確保 LCD 有先放電,再進入省電模式。

DrvLCD\_DisplayMode (2); //2:不論輸入任何值,LCD 都是全滅模式 DrvLCD\_VLCDMode(E\_VLCD\_DISABLE); while((inw(0x41B00)&(1<<IDF))==0); //Wait LCD Idle, IDF=20 asm("syscall 12"); //wait=10;idle=11;sleep=12

注意事項: 以上内容使用到紘康 C 函式庫, 可以參考到文件" APD-HY16IDE007\_SC"。



# 33. 修訂記錄

以下描述本檔差異較大的地方,而標點符號與字形的改變不在此描述範圍。

日期	文件版次	頁次	摘要
2017/1/23	V01	All	First Edition.
2017/10/12	V02	All	1. 移除 PT3.2/PT3.3 腳位的 GPIO 複用功能, 該腳位
			只保留 AIO4/AIO5 類比功能
			2. PT1~PT3 上拉電阻 75k 修正為 85k
		章節 10.1.2	PWMA~PWMG 應用原描述 PWM Duty Cycle=(PWM
			Duty)*TMCD / HS_CK(或 LS_CK)
			更正 PWM Duty Cycle=( PWM Duty )* (PWM Period);
		章節 22	ADC 網路圖(ADCLK 更名為 ADCK)
		章節 22.1.6	修正 TPS 初始化設置與計算方式
		新增章節 22.1.7	新增 ADC 輸入阻抗(RADC)說明
		章節 24	修改 8-bit Resistance Ladder 網路圖
			修改應用電路系統 01